JPS6195529A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS6195529A
JPS6195529A JP59216284A JP21628484A JPS6195529A JP S6195529 A JPS6195529 A JP S6195529A JP 59216284 A JP59216284 A JP 59216284A JP 21628484 A JP21628484 A JP 21628484A JP S6195529 A JPS6195529 A JP S6195529A
Authority
JP
Japan
Prior art keywords
pattern
film
substrate
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59216284A
Other languages
English (en)
Other versions
JPH0518457B2 (ja
Inventor
Hideo Akitani
秋谷 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59216284A priority Critical patent/JPS6195529A/ja
Publication of JPS6195529A publication Critical patent/JPS6195529A/ja
Publication of JPH0518457B2 publication Critical patent/JPH0518457B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製作におけるスルーホールや溝
状パターンのような各種の開口パターンを形成する方法
に係り、特に極めて微細な開口を含む開口パターンの形
成方法に関する。
〔従来の技術〕
従来のこの種のパターン形成方法を第4図(a)〜(d
)により説明する。まず、第4図(a)に示すように、
基板1上に開口を形成すべき膜2を付着し、この上にレ
ジスト材料等からなる所定のマスクパターン3を第4図
(b)に示すごとく形成したのち、そのマスクの開口部
4を通して膜2の露出している部分を第4図(c)に示
すようにエツチングにより除去する。然るのち、マスク
パターン3を除去することにより第4図(d)に示すご
とく所望の開口パターン5を得るものである。
しかし、この方法の欠点は、膜2のエツチングにおいて
微細な開口を得るのが容易でないことである。すなわち
微細な加工寸法・形状を精度良く実現するには反応性イ
オンエツチング法(以下。
RIEと記す)等のエツチング方向性の強い加工方法が
必要となるが、この種の加工法では一般に異なる材料間
のエッチレートの差異、つまりエツチング選択性が小さ
い、したがって、所要の厚さの膜2を加工するためには
マスクパターン層3の膜厚はできるだけ厚くする必要が
ある。ところがマスクパターンの形成に通常用いられる
紫外光や電子ビームによるリソグラフィでは、レジスト
マスクの膜厚はできるだけ薄くすることが微細なパター
ンを解像するために必要であり、エツチングのマスクと
しての所要条件と相反する。またRIE等の処理条件を
調節して選択性をできるだけ大きくしようとすれば、エ
ツチングの方向性が弱くなる傾向にあり、アンダーカッ
トを生じるなどのためマスク寸法に忠実な加工を行なう
ことが著しく困難になる。
さらにRIE等のドライエツチング法を用いた場合の他
の問題として、微細な開口ではエツチングでの抜は残り
を生じやすいということがある。
この原因は主に、開口寸法が小さくなるほどエッチレー
トが減少することによる。このエッチレートの減少は、
サブミクロン幅の溝やスルーホールでは特に顕著であり
、このためサブミクロン幅の開口と1uIa前後の寸法
の開口とを同時に含むパターンを加工する場合はエツチ
ングの終了時点が開口ごとに異なることになる。したが
ってエツチング時間や条件の設定が困難になり、僅かな
条件変動によっても抜は残りが生じやすい問題がある。
また、上記のような加工方法に起因する問題を避けるた
めの他の従来方法として、リフトオフと呼ばれる技術が
ある。このリフトオフ法を第5図(a)〜(c)により
説明する。まず、第5図(a)に示すように、基板1上
にレジスト材料等からなる所定のパターン3を形成し、
このパターン3の厚みを超えない膜厚で所望の材料gi
2を真空蒸着法などにより基板1面に垂直な方向から全
面に付着する。このとき第5図(b)に示すごとくパタ
ーン3の側面6には膜2が付着せず、しかもパターン3
の厚みが膜2よりも厚いためパターン3上に付着した部
分2−1と基板1上に付着した部分2−2とは分離され
る。さらにこのパターン3と部分2−2との分離間隙を
通してパターン3を溶解・除去することによりパターン
3上の膜部2−1の部分を取り去り、第5図(c)に示
すように、所望の開口パターン5を得るものである。
しかしこの方法もまた、付着膜部2−1.2−2の画部
分を確実に分離するためにはパターン3の厚さを付着す
べき膜2よりも十分厚くしなければならず、さらにパタ
ーン3の側面を垂直あるいはオーバーハング状傾斜に制
御する必要があるため、実際に形成できる微細パターン
の寸法には限度があり、所要の厚さの膜2に任意寸法の
開口パターン5を得るのは困難である。
〔発明が解決しようとする問題点〕
本発明は、上記のように任意の厚さの膜に微細な開口を
形成することが困難であった従来の問題点を解決し、半
導体装置用の種々の材料膜にその膜厚にかかわりなく、
極めて微細な寸法を含む任意の開口パターンを容易に形
成できる、方向性膜付着法の特性を利用した新たなりフ
トオフ法を提供するものである。
〔問題点を解決するための手段〕
すなわち本発明を概説すれば、本発明のパターン形成方
法は、基板上にパターン断面形状がほぼ釣鐘形の1つの
微小パターン、または複数の隣り合う該微小パターンが
その底部を互いにほぼ接し、上部が隙間を有するように
配された集合体パターンの少なくとも一方を形成し、も
しくは少なくともその頂部に凹凸を有するパターンを形
成し、方向性を有する膜付着法によってそのパターンよ
りも厚い膜を少なくとも該パターンおよび基板上にわた
って付着し、急斜面(垂直、オーバーハング状あるいは
アンダーカット状を含む、以下同様)を有するパターン
に接する付着膜がエツチングさ)     れ易いとい
う特性に基づき、まず、パターンと接した脆弱部のみを
選択的に除去して、その付着膜に所定の開口パターンを
構成せしめることを特徴とする。なお、上記急斜面は、
後で詳しく述べるパターンの少なくとも頂部に形成され
た凹凸の概念も含む。
本発明の基本工程を第1図(a)〜(d)を用いて説明
する。まず、第1図(a)に示すように、基板l上にレ
ジスト等の材料により微細な釣鐘形の突起またはその集
合体からなるパターン3を形成する。このときこのパタ
ーンの頂部にはなるべく平坦面が生じないよう、1つの
パターン全体をできるだけ小さくし、また該頂部は尖鋭
に形成することが望ましい0次に、第1図(b)に示す
ように、このパターン3の形成された基板1面に所望の
材料膜2を、ECRプラズマ付着法などの方向性を有す
る膜付着法により、基板1に垂直な方向から所望の厚さ
に形成する。このとき、このような方向性膜付着法に特
有な現象である膜質の下地面急斜角(垂直も含む)依存
性のため、基板面に傾斜したもしくは垂直な面上の付着
膜は水平な面上の付着膜に比べ、極めてエツチングされ
易い膜質となる。したがって、第1図(b)に示したパ
ターン3の側面に接して成長した膜部2′(第1図(b
)において、梨地で示す)は、僅かなエツチング処理を
施すだけで、直接基板面上に成長した膜や、パターン3
上部に成長した膜をほとんど削らずに、容易に除去でき
る。この性質を利用し、第1図(c)に示すように、材
料膜2の種類に応じた適宜な反応ガスや薬品を用いた乾
式ないし湿式エツチング処理を行ない脆弱膜部2′を選
択的に除去して、パターン3上の膜部2−1と基板1上
の膜部2−2とを分離する。さらに第1図(d)に示す
ように、膜部2−1とパターン3の頂部との接触部の面
積が消失するまで上記エツチング処理を続行するか別途
条件のエツチング処理を追加するかして膜部2−1をパ
ターン3上から完全に分離・除去し、あるいはパターン
3をその露出した側面からエツチング等適宜な処理方法
で溶解・除去することにより同時に膜部2−1を取り去
り、残った膜部2−2のみにより所望の開口パターン5
を構成せしめる。前者の場合は、開口パターン5の内部
に残ったパターン3は、必要に応じて、適宜な処理によ
り除去する。
次に、本発明の他の基本工程を第2図(a)〜(a)を
用いて説明する。まず、第2図(a)に示すように、基
板1上にレジスト等の材料からなる所望のパターン3を
形成する。このパターン3は、従来法の場合と同様に所
要の寸法の図形をそのまま形成すればよく、微細なパタ
ーンの集合に変換する必要はない、続いて、第2図(b
)に示すように、適宜な処理によりパターン3の少なく
とも頂部表面にできるだけ微細な凹凸を形成する。
なお、第2図(a)に示した工程と第2図(b)に示し
た工程とは順序が逆でもよい。すなわち。
表面に凹凸を有する膜を形成してから、該膜をパターン
化してもよい。さらに、第2図(c)に示すように、基
板1面に、所望の材料膜2をECRプラズマ付着法など
の方向性を有する膜付着法により、基板1に垂直な方向
から所要の厚さに形成する。このときパターン3の側面
や頂部凹凸表面に接して形成された膜部2′ (第2図
(Q)において、梨地で示す)は、水平な基板1表面上
に形成された膜に比べ極めて脆弱であり、第2図(d)
に示すように、適宜な乾式ないし湿式エツチング処理を
行なうことで容易に選択除去される。この後は本発明の
前記基本工程と同様、必要に応じて第2図(e)に示す
ように、残ったパターン3を除去して、所望の開口パタ
ーン5を形成する。
上記本発明の基本工程によれば、開口の形成に際してエ
ツチング選択性の小さいRIE等の方向性の強いエツチ
ング工程は必要無い。したがって、パターン3を形成す
るレジスト等の膜厚は任意に薄くすることができ、所要
の最小開口寸法に応じたパターン3を形成するのに最適
なレジスト膜厚を選ぶことができ、任意の膜厚の膜に微
細な開口パターンを形成できる。さらに、RIEに伴い
易い抜は残りも無いなど、前述した従来技術の種々の問
題は除かれ、微細パターンの実現は極めて容易となる。
〔作用〕
前にも述べたように、本発明のパターン形成方法は、形
成したパターンの急斜面に接した部分の付着膜がエツチ
ングされ易い特性を利用したもので、まず、このパター
ンの面に接した付着膜の脆弱部のみを選択的に除去して
、その付着膜に関ロバターンを形成するものである。な
お、本発明はパターンの凹凸に接した部分の付着膜もエ
ツチングされ易い特性も利用している。すなわち、パタ
ーンにおける上記急斜面の概念は、パターンの少なくと
も頂部に設けた凹凸も含むものである。
〔実施例〕
以下、実施例にしたがって本発明の詳細な説明する。
実施例1 まず、第1図(a)に示すように、基板1上にネガ形電
子線レジストCMSをO,Zumの厚さに塗布し、電子
線直接描画法によって所定のパターンを描画、現像し、
最小寸法0.1−を含む方形および線形レジストパター
ン3を形成した。このとき、パターン3の高さすなりち
レジストの現像後残り膜厚は約o、is−であり、パタ
ーン3は1つもしくは集合体のパターンからなり、それ
ぞれの断面形状は細い釣鐘形を呈した。なお、幅広の開
口を形成するための集合体パターン(第1図(a)の右
側の3つの集合体パターン)の描画パターンデータは、
所要の図形を密集した微細パターンの集合として作製し
た。
この上に第1図(b)に示すように、ECRプラズマ堆
積法を用いて5i021]i2を約0.8−の厚さに形
成した。続いて、緩衝弗酸液(50%弗酸1体積十弗化
アンモニウム飽和水溶液9体積)中で約45秒エツチン
グし、SiO□膜2のうちレジストパターンに付着して
いた部分2′およびパターン3上の付着膜を第1図(d
)に示すごとく完全に除去した。この結果、基板1上の
堆積Sin、膜2には、基板1面に対し約70度傾斜し
た側面をもつ開口パターン5が形成された。基板1界面
での開口5の寸法は、初めに描画したレジストパターン
3の底部寸法とほぼ同一であり、約0.1−までの極め
て微細な開口を得ることができた。また、開口中のレジ
ストパターン3は酸素プラズマ処理による灰化て容易に
除去できた。
本発明の上記実施例によれば、前記した以外の利点も得
られる。すなわち、開口5の側面は基板1に垂直ではな
く、上記例の場合であれば約70度の傾斜をもっている
ので、この開口パターン5をLSI回路配線用のスルー
ホールとし、堆積5IO2膜2を層間絶縁膜とすれば、
金属配線の形成に際してスルーホール中への金属膜の一
様な付着が容易となる。
また、上記実施例の別の用途として、基板1加工用のマ
スクへの応用が可能である。すなわち、上記の手順で形
成したSi○2膜2をマスク材とし、その開口部5を通
して、露出している基板1をRIE等の適宜な方法で加
工すれば、エツチング耐性などの点でレジストをマスク
材として使用できない場合にも基板材料を効果的に加工
することができる。
なお、上記実施例ではレジスト材料としてネガ形を用い
た場合を示したが、これをポジ形の材料とした場合も本
発明の効果に基本的に変りがないのは明らかであり、ポ
ジ形とするかネガ形とするかは、パターンの形成しやす
さや目的とする開口パターンに対応した描画データある
いはホトマスクの作成し易さなど、プロセス上の諸要件
を満たすように選択すればよい。
次に1本発明の別の実施例として、パターンを二種の材
料の積層端造とする方法を第3図(a)〜(e)を用い
て下記の第2の実施例により示す。
実施例2 まず、第3図(a)に示゛すように、基板1にポリSi
薄膜6を約o、i、の厚さに形成し、この上に上記第一
の実施例と同様の工程により、最小寸法0.1.登含む
膜厚0.27a+の1つもしくは集合体の釣鐘状パター
ンで構成された方形および線形状のレジストよりなる第
一のマスクパターン3を形成した。
これに続き、このレジストパターン3をマスクとしてC
F4プラズマによりポリSi膜6をエツチング除去し、
第3図(b)に示すように、僅かなアンダーカットを生
じさせた。
この後、ECRプラズマ堆積法を用いて第3図(c)に
示すように、5in2膜2を約0.8−の厚さに形成し
た。このとき、Sio2膜2の基板上の部分とパターン
3に接した部分2′とは、レジスト3とポリSi膜6と
の間のアンダーカット間隙により効果的に分離された。
この結果、極めて短時間の緩衝弗酸液を用いたエツチン
グによって、レジストパターン3に付着していた部分2
′およびパターン3上の付着膜を第3図(d)に示すよ
うに完全に除去することができた。
最後に、開口S中のレジストパターン3を酸素プラズマ
処理による灰化で除去し、第3図(e)に示すように方
形および線形の開口5を得た。
上記第2の実施例によれば、極めて薄く加工の容易な材
料膜を基板上に形成しておくことにより、堆積SiO□
瞑の分能工程をいっそう容易かつ安定確実なものとする
ことができる利点がある。この実施例では、積層用の材
料膜としてポリSiの場合を示したが、これ以外の材料
でも第一のマスクパターン材料をマスクとして容易に加
工し得るものであれば全く同様の効果を得ることができ
るのは明らかである。また、開口中に残存するポリSi
膜6’はCF4プラズマ処理などによって極めて容易に
除去できるので後工程に対してなんら障害とならないば
かりか、開口中に残したまま基板と配線金属とのコンタ
クト層として使用することもできる。
本発明方法の趣旨に従えば、パターン上に付着する材料
は、方向性の膜付着法で形成したとき下地面すなわちパ
ターンの急斜角によって顕著な膜質の差異、すなわちエ
ツチングされ易さが変化するものであればよいから、第
1および第2の実施例に示したSio2以外の材料でも
、例えば窒化シリコンなどでも用いることができる。ま
た露光手段としても実施例に示した電子ビーム以外のイ
オンビームやXaあるいは紫外光線を用いても同様の効
果が得られることはいうまでもない。
さて、上記した本発明の基本工程では、前述のように、
同一の基板上に微細幅のパターンと幅広のパターンとを
混在させて形成したい場合1幅広のパターンを、第1図
および第3図に示したごとく、微細幅のパターンの密集
したパターンとして準備する必要がある。この場合、元
になるホトマスクパターン、あるいは描画パターンデー
タは、所要の図形を密集した微細パターンの集合として
変換・作製する必要があり、さらには密集した微細パタ
ーンに対する露光・現像条件も、密集パターン部に堆積
される付着膜の全体が効果的に除去できるよう最適化さ
れなければならない。このような諸要件を簡易に、かつ
大きい余裕度で実現するため考案した本発明の別の基本
工程による実施例を第2[1ffl (a)〜(e)に
したがって説明する。
まず、第2図(a)に示すように、基板1上にレジスト
等の材料からなる急斜面(図では垂直であるが、オーバ
ーハング状でもアンダーカット状でもよい)を有する所
望のパターン3を形成する。
このパターン3は、従来法の場合と同様に所要の寸法の
図形をそのまま形成すればよい。
続いて、第2図(b)に示すように、下記の適宜な処理
によりパターン3の頂部表面にできるだけ微細な凹凸を
形成する。
さらに、第2図(c)に示すように、基板1面金体に、
所望の材料膜2をECRプラズマ付着法などの方向性を
有する膜付着法により、基板1に垂直な方向から所要の
厚さに形成する。
このとき、パターン3の側面や頂部凹凸表面に接して形
成された膜部2′は、水平な基板表面上に形成された膿
に比べ極めて脆弱であるから、第2図(d)に示すよう
に、適宜な乾式ないし湿式エツチング処理により容易に
選択除去される。
この後、必要に応じて第2図(e)に示すように、残っ
たパターン3を除去して所望の開口パターン5を形成し
た。
なお、第2図(b)に示したパターン3表面の凹凸加工
処理方法としては、種々の方法が適用できる。例えば、
パターン3を形成すべきレジスト膜に所定のパターン像
の露光と、微細な網目状のマスクを通しての露光とを適
宜な露光量比で重畳し、現像することにより頂部に網目
に対応する微細な凹凸を有する所定のパターンを得る方
法がある。この方法では所定パターン像の露光と網目露
光との順序は任意に選べる。また、第1の露光を行なっ
た後、続けて現像をし、その後、第2の露光・現像を行
なってもよい、また、網目露光の代わりに、干渉光学系
を用いて微細なピッチの干渉縞を形成しても同じ効果が
得られる。また、露光以外の方法でも、例えば、レジス
トにガスプラズマを照射したときの表面変質による粗面
化処理でもよい、よく知られているように、Arガス等
の不活性ガス、あるいはCF4やccn4.cn、など
のハロゲン含有ガスや、CH4,C,H,などの炭化水
素系ガスを含んだプラズマで、レジストなどの有機ポリ
マーを処理すると表面分子層の構造的・組成的変化を生
じ、表面に微細な凹凸が発生する。
したがって、所定のパターンを形成したレジストに、こ
のようなプラズマ処理を施すことにより容易に頂部を凹
凸加工できる。
さらに、パターン3を形成すべきレジスト膜の表面に凹
凸を形成してから該レジスト膜をパターン化してもよい
本実施例で例示した本発明の基本工程では、パターン3
を形成するためのホトマスクパターンや描画パターンデ
ータは、通常、半導体回路を作製するときのレイアウト
パターンと同じであるから、パターンを変換・作製する
工程は不要となり、工程の簡略化が図れる。またレジス
ト等でこのパターンを形成するときの露光・現像条件も
従来法と変わらないから、幅広のパターンに対して改め
て最適化を図る必要は無く、実用上十分な余裕度を期待
できる。
〔発明の効果〕
以上説明したように、本発明のパターン形成方法によれ
ば、従来技術では実現の困難であった極微細な開口を含
む任意の開口パターンを任意の膜厚の膜に容易にかつ精
度よく形成することができるので、半導体装置等の製作
に顕著な効果を有するものである。
【図面の簡単な説明】
第1図(a)〜(d)は本発明のパターン形成方法の基
本工程および実施例の工程を示す図、第2図(a)〜(
e)は本発明のパターン形成方法の別の基本工程および
実施例の工程を示す図、第3図(a)〜(e)は本発明
の別の実施例の工程図、第4図(a)〜(d)および第
5図(a)〜(c)はそれぞれ従来のパターン形成方法
の工程図である。 1・・・基板 2・・・付着膜

Claims (6)

    【特許請求の範囲】
  1. (1)基板上に断面形状がほぼ釣鐘形の1つの微小パタ
    ーン、もしくは複数の隣り合う該微小パターンがその底
    部を互いにほぼ接し、上部が隙間を有するように配され
    た集合体パターンの少なくとも一方を形成する第1の工
    程と、方向性を有する膜付着法によって該パターンより
    も厚い膜を少なくとも該パターンおよび上記基板上にわ
    たって付着する第2の工程と、エッチングにより該膜の
    上記パターン表面に接した部分を除去する第3の工程と
    を含み、該膜に所定の開口パターンを形成することを特
    徴とするパターン形成方法。
  2. (2)上記第1の工程において、まず上記基板上に第1
    の材料からなる膜を形成した後、第2の材料からなる上
    記微小パターンもしくは集合体パターンの少なくとも一
    方を形成し、さらに該パターンをマスクとして上記第1
    の材料膜を選択的に除去する工程を含むことを特徴とす
    る特許請求の範囲第1項記載のパターン形成方法。
  3. (3)上記方向性を有する膜付着法がECRプラズマ付
    着法であることを特徴とする特許請求の範囲第1項記載
    のパターン形成方法。
  4. (4)基板上に少なくともその頂部に凹凸を有するパタ
    ーンを形成する第1の工程と、方向性を有する膜付着法
    によって該パターンよりも厚い膜を少なくとも該パター
    ンおよび上記基板上にわたって付着する第2の工程と、
    エッチングにより該膜の上記パターン表面に接した部分
    を除去する第3の工程とを含み、該膜に所定の開口パタ
    ーンを形成することを特徴とするパターン形成方法。
  5. (5)上記第1の工程において、露光・現像処理によっ
    て上記パターンの凹凸を形成することを特徴とする特許
    請求の範囲第4項記載のパターン形成方法。
  6. (6)上記第1の工程において、ガスプラズマによる表
    面処理によって上記パターンの凹凸を形成することを特
    徴とする特許請求の範囲第4項記載のパターン形成方法
JP59216284A 1984-10-17 1984-10-17 パタ−ン形成方法 Granted JPS6195529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59216284A JPS6195529A (ja) 1984-10-17 1984-10-17 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59216284A JPS6195529A (ja) 1984-10-17 1984-10-17 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS6195529A true JPS6195529A (ja) 1986-05-14
JPH0518457B2 JPH0518457B2 (ja) 1993-03-12

Family

ID=16686119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59216284A Granted JPS6195529A (ja) 1984-10-17 1984-10-17 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6195529A (ja)

Also Published As

Publication number Publication date
JPH0518457B2 (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
JPH03270227A (ja) 微細パターンの形成方法
US5563079A (en) Method of making a field effect transistor
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
US5376227A (en) Multilevel resist process
JPH09270464A (ja) 微細空中配線の作製方法
JPH0518457B2 (ja)
JPH05249649A (ja) フォトマスクおよびその製造方法
KR100228765B1 (ko) 셀 어퍼처 마스크 제조방법
JP3116369B2 (ja) 多層レジストドライエッチング方法
JPH01119028A (ja) 半導体装置の製造方法
JPS60254733A (ja) パタ−ン形成法
JPH0117253B2 (ja)
JPH05206085A (ja) 微細パターンの形成方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JPH01110727A (ja) 半導体装置の製造方法
JPH0239551A (ja) 半導体装置の製造方法
JP2723384B2 (ja) 半導体装置の製造方法
US20220013360A1 (en) Method for forming self-aligned double pattern and semiconductor structures
JPS63226930A (ja) 半導体装置の製造方法
KR20010060984A (ko) 반도체 장치의 콘택홀 형성방법
KR100255164B1 (ko) 반도체 소자의 폴리실리콘/옥사이드 식각방법
JPH05343514A (ja) 第1材料層に狭い溝を形成する方法
KR950006980B1 (ko) 미세 패턴 형성을 위한 삼층 감광막 제조방법
JPS61296722A (ja) 半導体装置の製造方法
JP2994644B2 (ja) 電極の形成方法