JPH0518457B2 - - Google Patents

Info

Publication number
JPH0518457B2
JPH0518457B2 JP59216284A JP21628484A JPH0518457B2 JP H0518457 B2 JPH0518457 B2 JP H0518457B2 JP 59216284 A JP59216284 A JP 59216284A JP 21628484 A JP21628484 A JP 21628484A JP H0518457 B2 JPH0518457 B2 JP H0518457B2
Authority
JP
Japan
Prior art keywords
pattern
film
substrate
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59216284A
Other languages
English (en)
Other versions
JPS6195529A (ja
Inventor
Hideo Akitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP59216284A priority Critical patent/JPS6195529A/ja
Publication of JPS6195529A publication Critical patent/JPS6195529A/ja
Publication of JPH0518457B2 publication Critical patent/JPH0518457B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製作におけるスルーホ
ールが溝状パターンのような各種の開口パターン
を形成する方法に係り、特に極めて微細な開口を
含む開口パターンの形成方法に関する。
〔従来の技術〕
従来のこの種のパターン形成方法を第4図a〜
dにより説明する。まず、第4図aに示すよう
に、基板1上に開口を形成すべき膜2を付着し、
この上にレジスト材料等からなる所定のマスクパ
ターン3を第4図bに示すごとく形成したのち、
そのマスクの開口部4を通して膜2の露出してい
る部分を第4図cに示すようにエツチングにより
除去する。然るのち、マスクパターン3を除去す
ることにより第4図dに示すごとく所望の開口パ
ターン5を得るものである。
しかし、この方法の欠点は、膜2のエツチング
において微細な開口を得るのが容易でないことで
ある。すなわち微細な加工寸法・形状を精度良く
実現するには反応性イオンエツチング法(以下、
RIEと記す)等のエツチング方向性の強い加工方
法が必要となるが、この種の加工法では一般に異
なる材料間のエツチレートの差異、つまりエツチ
ング選択性が小さい。したがつて、所要の厚さの
膜2を加工するためにはマスクパターン層3の膜
厚はできるだけ厚くする必要がある。ところがマ
スクパターンの形成に通常用いられる紫外光や電
子ビームによるリソグラフイでは、レジストマス
クの膜厚はできるだけ薄くすることが微細なパタ
ーンを解像するために必要であり、エツチングの
マスクとしての所要条件と相反する。またRIE等
の処理条件を調節して選択性をできるだけ大きく
しようとすれば、エツチングの方向性が弱くなる
傾向にあり、アンダーカツトを生じるなどのため
マスク寸法に忠実な加工を行なうことが著しく困
難になる。
さらにRIE等のドライエツチング法を用いた場
合の他の問題として、微細な開口ではエツチング
での抜け残りを生じやすいということがある。こ
の原因は主に、開口寸法が小さくなるほどエツチ
レートが減少することによる。このエツチレート
の減少は、サブミクロン幅の溝やスルーホールで
は特に顕著であり、このためサブミクロン幅の開
口と1μm前後の寸法の開口とを同時に含むパタ
ーンを加工する場合はエツチングの終了時点が開
口ごとに異なることになる。したがつてエツチン
グ時間や条件の設定が困難になり、僅かな条件変
動によつても抜け残りが生じやすい問題がある。
また、上記のような加工方法に起因する問題を
避けるための他の従来方法として、リフトオフと
呼ばれる技術がある。このリフトオフ法を第5図
a〜cにより説明する。まず、第5図aに示すよ
うに、基板1上にレジスト材料等からなる所定の
パターン3を形成し、このパターン3の厚みを超
えない膜厚で所望の材料膜2を真空蒸着法などに
より基板1面に垂直な方向から全面に付着する。
このとき第5図bに示すごとくパターン3の側面
6には膜2が付着せず、しかもパターン3の厚み
が膜2よりも厚いためパターン3上に付着した部
分2−1と基板1上に付着した部分2−2とは分
離される。さらにこのパターン3と部分2−2と
の分離間隙を通してパターン3を溶解・除去する
ことによりパターン3上の膜部2−1の部分を取
り去り、第5図cに示すように、所望の開口パタ
ーン5を得るものである。
しかしこの方法もまた、付着膜部2−1,2−
2の両部分を確実に分離するためにはパターン3
の厚さを付着すべき膜2よりも十分厚くしなけれ
ばならず、さらにパターン3の側面を垂直あるい
はオーバーハング状傾斜に制御する必要があるた
め、実際に形成できる微細パターンの寸法には限
度があり、所要の厚さの膜2に任意寸法の開口パ
ターン5を得るのは困難である。
〔発明が解決しようとする問題点〕
本発明は、上記のように任意の厚さの膜に微細
な開口を形成することが困難であつた従来の問題
点を解決し、半導体装置用の種々の材料膜にその
膜厚にかかわりなく、極めて微細な寸法を含む任
意の開口パターンを容易に形成できる。方向性膜
付着法の特性を利用した新たなリフトオフ法を提
供するものである。
〔問題点を解決するための手段〕
すなわち本発明を概説すれば、本発明のパター
ン形成方法は、基板上にパターン断面形状がほぼ
釣鐘形の1つの微小パターン、または複数の隣り
合う該微小パターンがその底部を互いにほぼ接
し、上部が隙間を有するように配された集合体パ
ターンの少なくとも一方を形成し、もしくは少な
くともその頂部に凹凸を有するパターンを形成
し、方向性を有する膜付着法によつてそのパター
ンよりも厚い膜を少なくとも該パターンおよび基
板上にわたつて付着し、急斜面(垂直、オーバー
ハング状あるいはアンダーカツト状を含む。以下
同様)を有するパターンに接する付着膜がエツチ
ングされ易いという特性に基づき、まず、パター
ンと接した脆弱部のみを選択的に除去して、その
付着膜に所定の開口パターンを構成せしめること
を特徴とする。なお、上記急斜面は、後で詳しく
述べるパターンの少なくとも頂部に形成された凹
凸の概念も含む。
本発明の基本工程を第1図a〜dを用いて説明
する。まず、第1図aに示すように、基板1上に
レジスト等の材料により微細な釣鐘形の突起また
はその集合体からなるパターン3を形成する。こ
のときこのパターンの頂部にはなるべく平坦面が
生じないよう、1つのパターン全体をできるだけ
小さくし、また該頂部は尖鋭に形成することが望
ましい。次に、第1図bに示すように、このパタ
ーン3の形成された基板1面に所望の材料膜2
を、ECRプラズマ付着法などの方向性を有する
膜付着法により、基板1に垂直な方向から所望の
厚さに形成する。このとき、このような方向性膜
付着法に特有な現象である膜質の下地面急斜角
(垂直も含む)依存性のため、基板面に傾斜した
もしくは垂直な面上の付着膜は水平な面上の付着
膜に比べ、極めてエツチングされ易い膜質とな
る。したがつて、第1図bに示したパターン3の
側面に接して成長した膜部2′(第1図bにおい
て、梨地で示す)は、僅かなエツチング処理を施
すだけで、直接基板面上に成長した膜や、パター
ン3上部に成長した膜をほとんど削らずに、容易
に除去できる。この性質を利用し、第1図cに示
すように、材料膜2の種類に応じた適宜な反応ガ
スや薬品を用いた乾式ないし湿式エツチング処理
を行ない脆弱膜部2′を選択的に除去して、パタ
ーン3上の膜部2−1と基板1上の膜部2−2と
を分離する。さらに第1図dに示すように、膜部
2−1とパターン3の頂部との接触部の面積が消
失するまで上記エツチング処理を続行するか別途
条件のエツチング処理を追加するかして膜部2−
1をパターン3上から完全に分離・除去し、ある
いはパターン3をその露出した側面からエツチン
グ等適宜な処理方法で溶解・除去することにより
同時に膜部2−1を取り去り、残つた膜部2−2
のみにより所望の開口パターン5を構成せしめ
る。前者の場合は、開口パターン5の内部に残つ
たパターン3は、必要に応じて、適宜な処理によ
り除去する。
次に、本発明の他の基本工程を第2図a〜eを
用いて説明する。まず、第2図aに示すように、
基板1上にレジスト等の材料からなる所望のパタ
ーン3を形成する。このパターン3は、従来法の
場合と同様に所要の寸法の図形をそのまま形成す
ればよく、微細なパターンの集合に変換する必要
はない。続いて、第2図bに示すように、適宜な
処理によりパターン3の少なくとも頂部表面にで
きるだけ微細な凹凸を形成する。なお、第2図a
に示した工程と第2図bに示した工程とは順序が
逆でもよい。すなわち、表面に凹凸を有する膜を
形成してから、該膜をパターン化してもよい。さ
らに、第2図cに示すように、基板1面に、所望
の材料膜2をECRプラズマ付着法などの方向性
を有する膜付着法により、基板1に垂直な方向か
ら所望の厚さに形成する。このときパターン3の
側面や頂部凹凸表面に接して形成された膜部2″
(第2図cにおいて、梨地で示す)は、水平な基
板1表面上に形成された膜に比べ極めて脆弱であ
り、第2図dに示すように、適宜な乾式ないし湿
式エツチング処理を行なうことで容易に選択除去
される。この後は本発明の前記基本工程と同様、
必要に応じて第2図eに示すように、残つたパタ
ーン3を除去して、所望の開口パターン5を形成
する。
上記本発明の基本工程によれば、開口の形成に
際してエツチング選択性の小さいRIE等の方向性
の強いエツチング工程は必要無い。したがつて、
パターン3を形成するレジスト等の膜厚は任意に
薄くすることができ、所要の最小開口寸法に応じ
たパターン3を形成するのに最適なレジスト膜厚
を選ぶことができ、任意の膜厚の膜に微細な開口
パターンを形成できる。さらに、RIEに伴い易い
抜け残りも無いなど、前述した従来技術の種々の
問題は除かれ、微細パターンの実現は極めて容易
となる。
〔作用〕
前にも述べたように、本発明のパターン形成方
法は、形成したパターンの急斜面に接した部分の
付着膜がエツチングされ易い特性を利用したもの
で、まず、このパターンの面に接した付着膜の脆
弱部のみを選択的に除去して、その付着膜に開口
パターンを形成するものである。なお、本発明は
パターンの凹凸に接した部分の付着膜もエツチン
グされ易い特性も利用している。すなわち、パタ
ーンにおける上記急斜面の概念は、パターンの少
なくとも頂部に設けた凹凸も含むものである。
〔実施例〕
以下、実施例にしたがつて本発明を詳細に説明
する。
実施例 1 まず、第1図aに示すように、基板1上にネガ
形電子線レジストCMSを0.2μmの厚さに塗布し、
電子線直接描画法によつて所定のパターンを描
画、現像し、最小寸法0.1μmを含む方形および線
形レジストパターン3を形成した。このとき、パ
ターン3の高さすなわちレジストの現像後残り膜
厚は約0.15μmであり、パターン3は1つもしく
は集合体のパターンからなり、それぞれの断面形
状は細い釣鐘形を呈した。なお、幅広の開口を形
成するための集合体パターン(第1図aの右側の
3つの集合体パターン)の描画パターンデータ
は、所要の図形を密集した微細パターンの集合と
して作製した。
この上に第1図bに示すように、ECRプラズ
マ堆積法を用いてSiO2膜2を約0.8μmの厚さに形
成した。続いて、緩衝弗酸液(50%弗酸1体積+
弗化アンモニウム飽和水溶液9体積)中で約45秒
エツチングし、SiO2膜2のうちレジストパター
ンに付着していた部分2′およびパターン3上の
付着膜を第1図dに示すごとく完全に除去した。
この結果、基板1上の堆積SiO2膜2には、基板
1面に対し約70度傾斜した側面をもつ開口パター
ン5が形成された。基板1界面での開口5の寸法
は、初めに描画したレジストパターン3の底部寸
法とほぼ同一であり、約0.1μmまでの極めて微細
な開口を得ることができた。また、開口中のレジ
ストパターン3は酸素プラズマ処理による灰化で
容易に除去できた。
本発明の上記実施例によれば、前記した以外の
利点も得られる。すなわち、開口5の側面は基板
1に垂直ではなく、上記例の場合であれば約70度
の傾斜をもつているので、この開口パターン5を
LSI回路配線用のスルーホールとし、堆積SiO2
2を層間絶縁膜とすれば、金属配線の形成に際し
てスルーホール中への金属膜の一様な付着が容易
となる。
また、上記実施例の別の用途として、基板1加
工用のマスクへの応用が可能である。すなわち、
上記の手順で形成したSiO2膜2をマスク材とし、
その開口部5を通して、露出している基板1を
RIE等の適宜な方法で加工すれば、エツチング耐
性などの点でレジストをマスク材として使用でき
ない場合にも基板材料を効果的に加工することが
できる。
なお、上記実施例ではレジスト材料としてネガ
形を用いた場合を示したが、これをポジ形の材料
とした場合も本発明の効果に基本的に変りがない
のは明らかであり、ポジ形とするかネガ形とする
かは、パターンの形成しやすさや目的とする開口
パターンに対応した描画データあるいはホトマス
クの作成し易さなど、プロセス上の諸要件を満た
すように選択すればよい。
次に、本発明の別の実施例として、パターンを
二種の材料の積層構造とする方法を第3図a〜e
を用いて下記の第2の実施例により示す。
実施例 2 まず、第3図aに示すように、基板1にポリSi
薄膜6を約0.1μmの厚さに形成し、この上に上記
第一の実施例と同様の工程により、最小寸法0.1μ
mを含む膜厚0.2μmの1つもしくは集合体の釣鐘
状パターンで構成された方形および線形状のレジ
ストよりなる第一のマスクパターン3を形成し
た。
これに続き、このレジストパターン3をマスク
としてCF4プラズマによりポリSi膜6をエツチン
グ除去し、第3図bに示すように、僅かなアンダ
ーカツトを生じさせた。
この後、ECRプラズマ堆積法を用いて第3図
cに示すように、SiO2膜2を約0.8μmの厚さに形
成した。このとき、SiO2膜2の基板上の部分と
パターン3に接した部分2′とは、レジスト3と
ポリSi膜6との間のアンダーカツト間隙により効
果的に分離された。
この結果、極めて短時間の緩衝弗酸液を用いた
エツチングによつて、レジストパターン3に付着
していた部分2′およびパターン3上の付着膜を
第3図dに示すように完全に除去することができ
た。
最後に、開口5中のレジストパターン3を酸素
プラズマ処理による灰化で除去し、第3図eに示
すように方形および線形の開口5を得た。
上記第2の実施例によれば、極めて薄く加工の
容易な材料膜を基板上に形成しておくことによ
り、堆積SiO2膜の分離工程をいつそう容易かつ
安定確実なものとすることができる利点がある。
この実施例では、積層用の材料膜としてポリSiの
場合を示したが、これ以外の材料でも第一のマス
クパターン材料をマスクとして容易に加工し得る
ものであれば全く同様の効果を得ることができる
のは明らかである。また、開口中に残存するポリ
Si膜6′はCF4プラズマ処理などによつて極めて
容易に除去できるので後工程に対してなんら障害
とならないばかりか、開口中に残したまま基板と
配線金属とのコンタクト層として使用することも
できる。
本発明方法の趣旨に従えば、パターン上に付着
する材料は、方向性の膜付着法で形成したとき下
地面すなわちパターンの急斜角によつて顕著な膜
質の差異、すなわちエツチングされ易さが変化す
るものであればよいから、第1および第2の実施
例に示したSiO2以外の材料でも、例えば窒化シ
リコンなどでも用いることができる。また露光手
段としても実施例に示した電子ビーム以外のイオ
ンビームやX線あるいは紫外光線を用いても同様
の効果が得られることはいうまでもない。
さて、上記した本発明の基本工程では、前述の
ように、同一の基板上に微細幅のパターンと幅広
のパターンとを混在させて形成したい場合、幅広
のパターンを、第1図および第3図に示したごと
く、微細幅のパターンの密集したパターンとして
準備する必要がある。この場合、元になるホトマ
スクパターン、あるいは描画パターンデータは、
所要の図形を密集した微細パターンの集合として
変換・作製する必要があり、さらには密集した微
細パターンに対する露光・現像条件も、密集パタ
ーン部に堆積される付着膜の全体が効果的に除去
できるよう最適化されなければならない。このよ
うな諸要件を簡易に、かつ大きい余裕度で実現す
るため考案した本発明の別の基本工程による実施
例を第2図a〜eにしたがつて説明する。
まず、第2図aに示すように、基板1上にレジ
スト等の材料からなる急斜面(図では垂直である
が、オーバーハング状でもアンダーカツト状でも
よい)を有する所望のパターン3を形成する。こ
のパターン3は、従来法の場合と同様に所要の寸
法の図形をそのまま形成すればよい。
続いて、第2図bに示すように、下記の適宜な
処理によりパターン3の頂部表面にできるだけ微
細な凹凸を形成する。
さらに、第2図cに示すように、基板1面全体
に、所望の材料膜2をECRプラズマ付着法など
の方向性を有する膜付着法により、基板1に垂直
な方向から所要の厚さに形成する。
このとき、パターン3の側面や頂部凹凸表面に
接して形成された膜部2″は、水平な基板表面上
に形成された膜に比べ極めて脆弱であるから、第
2図dに示すように、適宜な乾式ないし湿式エツ
チング処理により容易に選択除去される。
この後、必要に応じて第2図eに示すように、
残つたパターン3を除去して所望の開口パターン
5を形成した。
なお、第2図bに示したパターン3表面の凹凸
加工処理方法としては、種々の方法が適用でき
る。例えば、パターン3を形成すべきレジスト膜
に所定のパターン像の露光と、微細な網目状のマ
スクを通しての露光とを適宜な露光量比で重畳
し、現像することにより頂部に網目に対応する微
細な凹凸を有する所定のパターンを得る方法があ
る。この方法では所定パターン像の露光と網目露
光との順序は任意に選べる。また、第1の露光を
行なつた後、続けて現像をし、その後、第2の露
光・現像を行なつてもよい。また、網目露光の代
わりに、干渉光学系を用いて微細なピツチの干渉
縞を形成しても同じ効果が得られる。また、露光
以外の方法でも、例えば、レジストにガスプラズ
マを照射したときの表面変質による粗面化処理で
もよい。よく知られているように、Arガス等の
不活性ガス、あるいはCF4やCCl4、Cl2などのハ
ロゲン含有ガスや、CH4、C2H6などの炭化水素
系ガスを含んだプラズマで、レジストなどの有機
ポリマーを処理すると表面分子層の構造的・組成
的変化を生じ、表面に微細な凹凸が発生する。し
たがつて、所定のパターンを形成したレジスト
に、このようなプラズマ処理を施すことにより容
易に頂部を凹凸加工できる。
さらに、パターン3を形成すべきレジスト膜の
表面に凹凸を形成してから該レジスト膜をパター
ン化してもよい。
本実施例で例示した本発明の基本工程では、パ
ターン3を形成するためのホトマスクパターンや
描画パターンデータは、通常、半導体回路を作製
するときのレイアウトパターンと同じであるか
ら、パターンを変換・作製する工程は不要とな
り、工程の簡略化が図れる。またレジスト等でこ
のパターンを形成するときの露光・現像条件も従
来法と変わらないから、幅広のパターンに対して
改めて最適化を図る必要は無く、実用上十分な余
裕度を期待できる。
〔発明の効果〕
以上説明したように、本発明のパターン形成方
法によれば、従来技術では実現の困難であつた極
微細な開口を含む任意の開口パターンを任意の膜
厚の膜に容易にかつ精度よく形成することができ
るので、半導体装置等の製作に顕著な効果を有す
るものである。
【図面の簡単な説明】
第1図a〜dは本発明のパターン形成方法の基
本工程および実施例の工程を示す図、第2図a〜
eは本発明のパターン形成方法の別の基本工程お
よび実施例の工程を示す図、第3図a〜eは本発
明の別の実施例の工程図、第4図a〜dおよび第
5図a〜cはそれぞれ従来のパターン形成方法の
工程図である。 1……基板、2……付着膜、2′,2″……付着
膜の脆弱部、3……レジスト等の材料からなるパ
ターン、4……同パターンに形成された開口部、
5……付着膜に形成された開口部。

Claims (1)

  1. 【特許請求の範囲】 1 基板上に断面形状がほぼ釣鐘形の1つの微小
    パターン、もしくは複数の隣り合う該微小パター
    ンがその底部を互いにほぼ接し、上部が隙間を有
    するように配された集合体パターンの少なくとも
    一方を形成する第1の工程と、方向性を有する膜
    付着法によつて該パターンよりも厚い膜を少なく
    とも該パターンおよび上記基板上にわたつて付着
    する第2の工程と、エツチングにより該膜の上記
    パターン表面に接した部分を除去する第3の工程
    とを含み、該膜に所定の開口パターンを形成する
    ことを特徴とするパターン形成方法。 2 上記第1の工程において、まず上記基板上に
    第1の材料からなる膜を形成した後、第2の材料
    からなる上記微小パターンもしくは集合体パター
    ンの少なくとも一方を形成し、さらに該パターン
    をマスクとして上記第1の材料膜を選択的に除去
    する工程を含むことを特徴とする特許請求の範囲
    第1項記載のパターン形成方法。 3 上記方向性を有する膜付着法がECRプラズ
    マ付着法であることを特徴とする特許請求の範囲
    第1項記載のパターン形成方法。 4 基板上に少なくともその頂部に凹凸を有する
    パターンを形成する第1の工程と、方向性を有す
    る膜付着法によつて該パターンよりも厚い膜を少
    なくとも該パターンおよび上記基板上にわたつて
    付着する第2の工程と、エツチングにより該膜の
    上記パターン表面に接した部分を除去する第3の
    工程とを含み、該膜に所定の開口パターンを形成
    することを特徴とするパターン形成方法。 5 上記第1の工程において、露光・現像処理に
    よつて上記パターンの凹凸を形成することを特徴
    とする特許請求の範囲第4項記載のパターン形成
    方法。 6 上記第1の工程において、ガスプラズマによ
    る表面処理によつて上記パターンの凹凸を形成す
    ることを特徴とする特許請求の範囲第4項記載の
    パターン形成方法。
JP59216284A 1984-10-17 1984-10-17 パタ−ン形成方法 Granted JPS6195529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59216284A JPS6195529A (ja) 1984-10-17 1984-10-17 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59216284A JPS6195529A (ja) 1984-10-17 1984-10-17 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS6195529A JPS6195529A (ja) 1986-05-14
JPH0518457B2 true JPH0518457B2 (ja) 1993-03-12

Family

ID=16686119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59216284A Granted JPS6195529A (ja) 1984-10-17 1984-10-17 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6195529A (ja)

Also Published As

Publication number Publication date
JPS6195529A (ja) 1986-05-14

Similar Documents

Publication Publication Date Title
JPH03270227A (ja) 微細パターンの形成方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP2765561B2 (ja) 微細空中配線の作製方法
US5376227A (en) Multilevel resist process
JPH0518457B2 (ja)
JPH05249649A (ja) フォトマスクおよびその製造方法
JP3274448B2 (ja) ステンシルマスクの製造方法
JPH01119028A (ja) 半導体装置の製造方法
JPH05343514A (ja) 第1材料層に狭い溝を形成する方法
JPH05206085A (ja) 微細パターンの形成方法
JPH01110727A (ja) 半導体装置の製造方法
JPH01114041A (ja) 微細パタン形成方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
JP2872298B2 (ja) 半導体装置の製造方法
JPH0239551A (ja) 半導体装置の製造方法
KR950006980B1 (ko) 미세 패턴 형성을 위한 삼층 감광막 제조방법
KR0122508B1 (ko) 미세콘택홀 형성방법
JPS60254733A (ja) パタ−ン形成法
JPS63204730A (ja) 微細パタ−ン形成法
CN116072537A (zh) 半导体结构的制造方法及半导体结构
JP2994644B2 (ja) 電極の形成方法
JPS63226930A (ja) 半導体装置の製造方法
JPH0586659B2 (ja)
JPS6046049A (ja) 半導体装置の製造方法
JPH05129253A (ja) 半導体装置の製造方法