JPS619746A - チヤネル機番設定方式 - Google Patents
チヤネル機番設定方式Info
- Publication number
- JPS619746A JPS619746A JP13042984A JP13042984A JPS619746A JP S619746 A JPS619746 A JP S619746A JP 13042984 A JP13042984 A JP 13042984A JP 13042984 A JP13042984 A JP 13042984A JP S619746 A JPS619746 A JP S619746A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- channel
- machine number
- address
- number setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置（ＣＰＵ）に、少な（ともアド
レスバス、データバス、アドレスモディファイアを含む
共通バスを介して、各種のチャネルが接続され、且つ上
記中央処理装置（ＣＰＩＩ）と上記複数個の各種チャネ
ルとの間にバスグランド（ＢｕｓＧｒａｎｔ（ＢＧ）
）が、いもづる接続されている情報処理システムにおけ
る、上記各種チャネルにチャネル機番を設定する方式に
関する。
レスバス、データバス、アドレスモディファイアを含む
共通バスを介して、各種のチャネルが接続され、且つ上
記中央処理装置（ＣＰＩＩ）と上記複数個の各種チャネ
ルとの間にバスグランド（ＢｕｓＧｒａｎｔ（ＢＧ）
）が、いもづる接続されている情報処理システムにおけ
る、上記各種チャネルにチャネル機番を設定する方式に
関する。
最近、情報処理システムの多機能化に伴って、チャネル
の種類が増加する動向にある。
の種類が増加する動向にある。
例えば、ローカル・ニアリア・ネットワークシステム（
ＬＡＮ）用チャネル、通信制御装置用アダプタ１ ファ
イルチャネル等、それぞれの情報処理システムに対応し
た専用チャネルの増加が目立ってきた。
ＬＡＮ）用チャネル、通信制御装置用アダプタ１ ファ
イルチャネル等、それぞれの情報処理システムに対応し
た専用チャネルの増加が目立ってきた。
然して、これらの各種専用チャネルを、情報処理システ
ム毎に構築することは、不経済であり、複数の情報処理
システム（例えば、系列化された情報処理システム間）
に共通化できれば、情報処理システムの経済化に寄与で
きることから、例えばチャネル機番の設定方法に自由度
を持たせることが要望されていた。
ム毎に構築することは、不経済であり、複数の情報処理
システム（例えば、系列化された情報処理システム間）
に共通化できれば、情報処理システムの経済化に寄与で
きることから、例えばチャネル機番の設定方法に自由度
を持たせることが要望されていた。
第２図は、従来技術によるチャネル機番の設定方法の一
例を模式的に示したもので、３１は機番１／ジスタ、３
２はショート回路（ＳＣ）である。
例を模式的に示したもので、３１は機番１／ジスタ、３
２はショート回路（ＳＣ）である。
この方式においては、例えばショート回路（ＳＣ）３２
の端子ａ、ｂをショート金具で短絡することにより、機
番レジスタ１の各ビットに対して、論理°Ｏ゛、“１゛
を設定することができるが、端子す側において、予め各
端子にボード上において論理信号を与えておく必要があ
る。
の端子ａ、ｂをショート金具で短絡することにより、機
番レジスタ１の各ビットに対して、論理°Ｏ゛、“１゛
を設定することができるが、端子す側において、予め各
端子にボード上において論理信号を与えておく必要があ
る。
又、他の方法として、機番設定機能を有するボードをバ
ンクパネルに挿入することにより、任意の機番を設定す
る方法（図示せず）がある。この場合には、予めバンク
パネルの当該接続端子に論理′０゛、“１′を設定して
おく必要がある。
ンクパネルに挿入することにより、任意の機番を設定す
る方法（図示せず）がある。この場合には、予めバンク
パネルの当該接続端子に論理′０゛、“１′を設定して
おく必要がある。
上記の従来方式において、ショート回路（ＳＣ）３２を
使用する方法においては、当該ボード上に、搭載スペー
スの大きいショート回路（ＳＣ）を実装することになる
為、高密度化実装を妨げる要因となっていた。
使用する方法においては、当該ボード上に、搭載スペー
スの大きいショート回路（ＳＣ）を実装することになる
為、高密度化実装を妨げる要因となっていた。
特に、ショート回路（ＳＣ） ３２を使用する場合は、
人手によって機番を設定することになるので、設定誤り
を回避できない問題があった。
人手によって機番を設定することになるので、設定誤り
を回避できない問題があった。
又、バンクパネルを利用する方法においては、該バンク
パネル配線によって、機番を設定することになるので、
バンクパネルを設計する上で、制約条件が発生すると云
う問題があった。
パネル配線によって、機番を設定することになるので、
バンクパネルを設計する上で、制約条件が発生すると云
う問題があった。
本発明は上記従来の欠点に鑑み、中央処理装置（ＣＰＵ
） とチャネルとの間に設けられているバスインタフ
ェース機能に、データ設定機能があることに着目して、
中央処理装置（ｉ、ｐｕ）からの指示に基づいて、チャ
ネル機番を設定可能とする方法を提供することを目的と
するものである。
） とチャネルとの間に設けられているバスインタフ
ェース機能に、データ設定機能があることに着目して、
中央処理装置（ｉ、ｐｕ）からの指示に基づいて、チャ
ネル機番を設定可能とする方法を提供することを目的と
するものである。
そしてこの目的は、各種チャネル内に上記各種チャネル
に機番を設定する機番設定レジスタと、該機番設定レジ
スタを初期設定する第１の手段と、該機番設定レジスタ
の内容と上記アドレスバスの内容とを照合する第２の手
段とを設け、該情報処理システムの初期設定時に、上記
第１の手段によって、上記機番設定レジスタを初期設定
した後、上記アドレスバスに該初期設定値を与えると共
に、上記ハスグランｌ−（ＢＧ）を付勢して、該機番設
定レシスクの内容と上記アドレスバスで指定されたアド
レスとが、上記第２の手段で一致した時のみ、該ハスグ
ラン） （ＢＧ）を取り込み、次段のチャネルへの送出
を抑止し、一致しない時には次段のチャネルへ送出する
ようにして、該バスグランド（ＢＧ）を取り込んだチャ
ネルに対して、上記データバスによって上記機番設定レ
ジスタに機番情報を設定する本発明のチャネル機番設定
方式によって達成される。
に機番を設定する機番設定レジスタと、該機番設定レジ
スタを初期設定する第１の手段と、該機番設定レジスタ
の内容と上記アドレスバスの内容とを照合する第２の手
段とを設け、該情報処理システムの初期設定時に、上記
第１の手段によって、上記機番設定レジスタを初期設定
した後、上記アドレスバスに該初期設定値を与えると共
に、上記ハスグランｌ−（ＢＧ）を付勢して、該機番設
定レシスクの内容と上記アドレスバスで指定されたアド
レスとが、上記第２の手段で一致した時のみ、該ハスグ
ラン） （ＢＧ）を取り込み、次段のチャネルへの送出
を抑止し、一致しない時には次段のチャネルへ送出する
ようにして、該バスグランド（ＢＧ）を取り込んだチャ
ネルに対して、上記データバスによって上記機番設定レ
ジスタに機番情報を設定する本発明のチャネル機番設定
方式によって達成される。
即ち、本発明によれば、情報処理システムの中央処理装
置（ＣＰＵ）とチャネルとの間に設けられているバスイ
ンタフェース機能に、データ設定機能があることに着目
して、チャネル内の機番設定用の機番設定レジスタを初
期設定した後、中央処理装置（ＣＰＵ）から該初期設定
値をアドレスとして、各チャネルをアクセスし、ハスグ
ランド（ＢＧ）を取り込んだチャネルに対して□データ
バスを通して任意の機番を設定するようにしたものであ
るので、従来の人的設定誤りの減少１及び機番の変更の
容易性等の効果がある。
置（ＣＰＵ）とチャネルとの間に設けられているバスイ
ンタフェース機能に、データ設定機能があることに着目
して、チャネル内の機番設定用の機番設定レジスタを初
期設定した後、中央処理装置（ＣＰＵ）から該初期設定
値をアドレスとして、各チャネルをアクセスし、ハスグ
ランド（ＢＧ）を取り込んだチャネルに対して□データ
バスを通して任意の機番を設定するようにしたものであ
るので、従来の人的設定誤りの減少１及び機番の変更の
容易性等の効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明を適用した情報処理システムの構成例を
ブロック図で示したもので、１は中央処理装置（ＣＰＵ
）、 ２は共通バス、３，４．５はチャネル、６はバス
グランド（ＢＧ）、 ７はアドレスモディファイア、８
はバスビジー線、９はデータバス１１０はアドレスバス
である。
ブロック図で示したもので、１は中央処理装置（ＣＰＵ
）、 ２は共通バス、３，４．５はチャネル、６はバス
グランド（ＢＧ）、 ７はアドレスモディファイア、８
はバスビジー線、９はデータバス１１０はアドレスバス
である。
本情報処理システムにおいては、中央処理装置（ＣＰＵ
） １に共通バス２を介して、各種のチャネル３．４．
５が接続され、共通バス２には中央処理装置（ＣＰＵ）
１ ｊｌチャネル３．４，５．間のデータ転送用のデ
ータバス９と、各チャネルに対するアドレス情報用のア
ドレスバス１０等を含んでいる。
） １に共通バス２を介して、各種のチャネル３．４．
５が接続され、共通バス２には中央処理装置（ＣＰＵ）
１ ｊｌチャネル３．４，５．間のデータ転送用のデ
ータバス９と、各チャネルに対するアドレス情報用のア
ドレスバス１０等を含んでいる。
又、中央処理装置（ＣＰＵ） １ と各チャネル３．４
．５との間には、バスグランド（ＢＧ） ６があり、各
チャネル３，４．５を所謂いもづる接続している。
．５との間には、バスグランド（ＢＧ） ６があり、各
チャネル３，４．５を所謂いもづる接続している。
本ハスグランド（ＢＧ） ６の信号は、各チャネル内で
、各チャネル自身の機番と、共通バス２上のアドレスバ
ス１０で指定されたアドレスとが一致した時のみ、各チ
ャネル内に取り込み、次段のチャネルへの送出を抑止し
、一致しない時にはバイパスして、次段のチャネルに送
出するように機能する。
、各チャネル自身の機番と、共通バス２上のアドレスバ
ス１０で指定されたアドレスとが一致した時のみ、各チ
ャネル内に取り込み、次段のチャネルへの送出を抑止し
、一致しない時にはバイパスして、次段のチャネルに送
出するように機能する。
上記アドレスバス１０には、各種のアドレスバスが載せ
られるので、これらのアドレス情報の種別を区別する為
にアドレスモディファイア７が設けられている。
られるので、これらのアドレス情報の種別を区別する為
にアドレスモディファイア７が設けられている。
各チャネル３，４．５において、上記バスグランド（Ｂ
Ｇ） ６を取り込んだ時点で、各チャネル３，４．５は
共通バス２に対してバスビジー線８を付勢し、中央処理
装置（ＣＰＵ） １と該チャネル（例えば、チャネル３
）による共通バス２の専有権を得る。
Ｇ） ６を取り込んだ時点で、各チャネル３，４．５は
共通バス２に対してバスビジー線８を付勢し、中央処理
装置（ＣＰＵ） １と該チャネル（例えば、チャネル３
）による共通バス２の専有権を得る。
尚、一般に、共通バス２に接続された各チャネルの優先
順位は、バスグランド（ＢＧ） ６の接続順となる。
順位は、バスグランド（ＢＧ） ６の接続順となる。
各チャネル３，４．５内には、チャネル機番設定時に使
用する機番設定レジスタ３１が設けられており、本レジ
スタは電源投入時等に初期設定されるように構成されて
いる。
用する機番設定レジスタ３１が設けられており、本レジ
スタは電源投入時等に初期設定されるように構成されて
いる。
上記条件のもとにおいて、本発明のチャネル機番設定方
式が機能する。
式が機能する。
先ず、中央処理装置（ＣＰＵ） １はバスグラン）（Ｂ
Ｇ） ６で、いもづる接続されている各チャネルの設定
機番情報を保持している。
Ｇ） ６で、いもづる接続されている各チャネルの設定
機番情報を保持している。
当該情報処理システムに電源を投入した時、上記各チャ
ネル３，４．５の機番設定レジスタ３１が初期設定（例
えば、全°０”の設定）される。
ネル３，４．５の機番設定レジスタ３１が初期設定（例
えば、全°０”の設定）される。
次に、中央処理装置（ＣＰＵ） １はアドレスバス１０
上に、予め定められている機番設定アドレス（例えば、
全°０゛）を送出し、アドレスモディファイア７を機番
設定指示として、バスグラン）（ＢＧ）６を付勢する。
上に、予め定められている機番設定アドレス（例えば、
全°０゛）を送出し、アドレスモディファイア７を機番
設定指示として、バスグラン）（ＢＧ）６を付勢する。
共通ハス２に、第１番目に接続されているチャネル３は
、中央処理装置（ＣＰＵ） １からの上記情報に対して
、アドレスバス１０の内容と、機番設定レジスタ３１の
内容とが、全°０゛で一致する為、バスグランｌ−（Ｂ
Ｇ）信号６を次段のチャネルに送出することを抑止し、
中央処理装置（ＣＰＵ） １に対してハスビジー線８を
付勢して応答し、共通バス２の使用権を得る。
、中央処理装置（ＣＰＵ） １からの上記情報に対して
、アドレスバス１０の内容と、機番設定レジスタ３１の
内容とが、全°０゛で一致する為、バスグランｌ−（Ｂ
Ｇ）信号６を次段のチャネルに送出することを抑止し、
中央処理装置（ＣＰＵ） １に対してハスビジー線８を
付勢して応答し、共通バス２の使用権を得る。
中央処理装置（ＣＰＵ） １は該バスビジ一応答により
、データバス９上に該チャネル３の機番情報を設定し、
上記機番設定レジスタ３１に該機番情報を書き込むよう
に動作する。
、データバス９上に該チャネル３の機番情報を設定し、
上記機番設定レジスタ３１に該機番情報を書き込むよう
に動作する。
以後、該チャネル３においては、本機番情報が当該情報
処理システムにおけるチャネル機番となる。
処理システムにおけるチャネル機番となる。
中央処理装置！（ＣＰＵ） ｌは上記の動作を、第２番
目に接続されているチャネル４に対しても同様に行う。
目に接続されているチャネル４に対しても同様に行う。
この時、中央処理語ｚ（ｃｐｕ） ｌがバスグランド（
ＢＧ） ６を付勢する時のアドレスバス１０上のアドレ
ス（即ち、全゛０゛）は、上記第１番目のチャネル３の
機番設定レジスタ３１の内容とは一致しない為、該バス
グランド（ＢＧ） ６はチャネル３をバイパスして、チ
ャネル４迄送出される。
ＢＧ） ６を付勢する時のアドレスバス１０上のアドレ
ス（即ち、全゛０゛）は、上記第１番目のチャネル３の
機番設定レジスタ３１の内容とは一致しない為、該バス
グランド（ＢＧ） ６はチャネル３をバイパスして、チ
ャネル４迄送出される。
チャネル４においては、機番設定レジスタ３１の内容は
全“０゛の侭であるので、アドレスバス１０の内容と一
致がとれ、中央処理装置（ＣＰＵ） １に対してバスビ
ジー線８を付勢して応答することができ、中央処理装置
（ＣＰＵ） １は該チャネル４に対して機番設定レジス
タ３１に当該チャネル機番を書き込むことができる。
全“０゛の侭であるので、アドレスバス１０の内容と一
致がとれ、中央処理装置（ＣＰＵ） １に対してバスビ
ジー線８を付勢して応答することができ、中央処理装置
（ＣＰＵ） １は該チャネル４に対して機番設定レジス
タ３１に当該チャネル機番を書き込むことができる。
以上の動作を、共通バス２上に接続されている全チャネ
ルについて、優先順序の高い順に行うことにより、全チ
ャネルに対して、所望の機番を設定することができるこ
とになる。
ルについて、優先順序の高い順に行うことにより、全チ
ャネルに対して、所望の機番を設定することができるこ
とになる。
尚、上記ハスグラン１−（ＢＧ）６の最終段に接続され
ているチャネルの機番設定レジスタ３１には、前記初期
設定時の値（即ち、全°０′）が設定されているので、
その値を当該チャネルの機番としても良いことは云う迄
もないことである。その場合には、上記動作を省略する
ことができる。
ているチャネルの機番設定レジスタ３１には、前記初期
設定時の値（即ち、全°０′）が設定されているので、
その値を当該チャネルの機番としても良いことは云う迄
もないことである。その場合には、上記動作を省略する
ことができる。
以上の説明から明らかなように、本発明においては、各
チャネル内に設けられている機番設定レジスタが特定値
（例えば、全“０°）に初期設定され、その設定値と同
じ内容の値を共通ハス上のアドレスバスに載せ、且つバ
スグランド（ＢＧ）を付勢することにより、該バスグラ
ンド（ＢＧ）によっていもづる接続されている順序で、
総てのチャネルが順次選択され、中央処理装置（ＣＰＩ
Ｊ）からの指示に基づいて、上記機番設定レジスタに所
望のチャネル機番を設定できる所に特徴がある。
チャネル内に設けられている機番設定レジスタが特定値
（例えば、全“０°）に初期設定され、その設定値と同
じ内容の値を共通ハス上のアドレスバスに載せ、且つバ
スグランド（ＢＧ）を付勢することにより、該バスグラ
ンド（ＢＧ）によっていもづる接続されている順序で、
総てのチャネルが順次選択され、中央処理装置（ＣＰＩ
Ｊ）からの指示に基づいて、上記機番設定レジスタに所
望のチャネル機番を設定できる所に特徴がある。
以上、詳細に説明したように、本発明のチャネル機番設
定方式は、情報処理システムの中央処理装置（ＣＰＵ）
とチャネルとの間に設けられているバスインタフェース
機能に、データ設定機能があることに着目して、チャネ
ル内の機番設定用の機番設定レジスタを初期設定した後
、中央処理装置（ＣＰＵ）から該初期設定値をアドレス
として、各チャネルをアクセスし、バスグランド（ＢＧ
）を取り込んだチャネルに対して、データバスを通して
任意の機番を設定するようにしたものであるので、従来
の人的設定誤りの減少、及び機番の変更の容易性等の効
果がある。
定方式は、情報処理システムの中央処理装置（ＣＰＵ）
とチャネルとの間に設けられているバスインタフェース
機能に、データ設定機能があることに着目して、チャネ
ル内の機番設定用の機番設定レジスタを初期設定した後
、中央処理装置（ＣＰＵ）から該初期設定値をアドレス
として、各チャネルをアクセスし、バスグランド（ＢＧ
）を取り込んだチャネルに対して、データバスを通して
任意の機番を設定するようにしたものであるので、従来
の人的設定誤りの減少、及び機番の変更の容易性等の効
果がある。
第１図は本発明を適用した情報処理システムの構成例を
ブロック図で示した図。 第２図は従来方式のチャネル機番設定方法の一例を模式
的に示した図、である。 図面において、 １は中央処理袋ｚ （ＣＰＵ） 、 ２は共通バス。 ３．４．５はチャネル、 ６はバスグランド（ＢＧ）
。 ３１は機番設定レジスタ、３２はショート回路（ＳＣ）
。 ７はアドレスモディファイア。 ８はバスビジー線、 ９はデータバス。 １０はアドレスバス。 をそれぞれ示す。
ブロック図で示した図。 第２図は従来方式のチャネル機番設定方法の一例を模式
的に示した図、である。 図面において、 １は中央処理袋ｚ （ＣＰＵ） 、 ２は共通バス。 ３．４．５はチャネル、 ６はバスグランド（ＢＧ）
。 ３１は機番設定レジスタ、３２はショート回路（ＳＣ）
。 ７はアドレスモディファイア。 ８はバスビジー線、 ９はデータバス。 １０はアドレスバス。 をそれぞれ示す。
Claims (1)
- 中央処理装置（ＣＰＵ）に、少なくともアドレスバス、
データバス、アドレスモディファイアを含む共通バスを
介して、各種のチャネルが接続され、且つ上記中央処理
装置（ＣＰＵ）と上記複数個の各種チャネルとの間にバ
スグランド（ＢＧ）が、いもづる接続されている情報処
理システムにおいて、該各種チャネル内に上記各種チャ
ネルに機番を設定する機番設定レジスタと、該機番設定
レジスタを初期設定する第１の手段と、該機番設定レジ
スタの内容と上記アドレスバスの内容とを照合する第２
の手段とを設け、該情報処理システムの初期設定時に、
上記第１の手段によって、上記機番設定レジスタを初期
設定した後、上記アドレスバスに該初期設定値を与える
と共に、上記バスグランド（ＢＧ）を付勢して、該機番
設定レジスタの内容と上記アドレスバスで指定されたア
ドレスとが、上記第２の手段で一致した時のみ、該バス
グランド（ＢＧ）を取り込み、次段のチャネルへの送出
を抑止し、一致しない時には次段のチャネルへ送出する
ようにして、該バスグランド（ＢＧ）を取り込んだチャ
ネルに対して、上記データバスによって上記機番設定レ
ジスタに機番情報を設定するようにしたことを特徴とす
るチャネル機番設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13042984A JPS619746A (ja) | 1984-06-25 | 1984-06-25 | チヤネル機番設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13042984A JPS619746A (ja) | 1984-06-25 | 1984-06-25 | チヤネル機番設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619746A true JPS619746A (ja) | 1986-01-17 |
Family
ID=15034026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13042984A Pending JPS619746A (ja) | 1984-06-25 | 1984-06-25 | チヤネル機番設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444559A (en) * | 1987-08-12 | 1989-02-16 | Fujitsu Ltd | Automatic setting system for memory constitution |
-
1984
- 1984-06-25 JP JP13042984A patent/JPS619746A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6444559A (en) * | 1987-08-12 | 1989-02-16 | Fujitsu Ltd | Automatic setting system for memory constitution |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081576A (en) | Advance polling bus arbiter for use in multiple bus system | |
| JPS619746A (ja) | チヤネル機番設定方式 | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| US20030018844A1 (en) | Data processing device having a plurality of state-machine parts | |
| US20010039608A1 (en) | Architecture and configuring method for a computer expansion board | |
| US6636920B1 (en) | Enhanced bus connectivity through distributed loading | |
| US5896514A (en) | Logic implementation of control signals for on-silicon multi-master data transfer bus | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JPS6162961A (ja) | 入出力機器 | |
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| JPH05324545A (ja) | バス制御装置 | |
| US6519555B1 (en) | Apparatus and method of allowing PCI v1.0 devices to work in PCI v2.0 compliant system | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPH05250310A (ja) | データ処理装置 | |
| JPS60181957A (ja) | アダプタ機番設定方式 | |
| JPH04148262A (ja) | 同報転送装置 | |
| JP3449156B2 (ja) | モジュール装置 | |
| JPH03228165A (ja) | 優先順位判定装置 | |
| JPH07244633A (ja) | インタフェース装置 | |
| JPH01250118A (ja) | データ処理システム | |
| JPS5856891B2 (ja) | 情報処理システム | |
| JPS62229452A (ja) | 周辺モジユ−ルアクセス方式 | |
| JPS6261976B2 (ja) | ||
| JPS6242547B2 (ja) | ||
| JPH0470660B2 (ja) |