JPS6199216A - 微細パタ−ン電極の製造方法 - Google Patents
微細パタ−ン電極の製造方法Info
- Publication number
- JPS6199216A JPS6199216A JP22148784A JP22148784A JPS6199216A JP S6199216 A JPS6199216 A JP S6199216A JP 22148784 A JP22148784 A JP 22148784A JP 22148784 A JP22148784 A JP 22148784A JP S6199216 A JPS6199216 A JP S6199216A
- Authority
- JP
- Japan
- Prior art keywords
- fine pattern
- pattern
- electrode
- film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(本発明の属する技術分骨)
本発明は、液晶用表示装置に用いる′電極の微細なパタ
ーンをエツチングに依り製造する微細パターン電極の製
造方法に関する。
ーンをエツチングに依り製造する微細パターン電極の製
造方法に関する。
(本発明の技術的背景とその問題点)
従来の高精度の做細パターン透明戚極等の微細パターン
電極を製造する場合には、ガラス等の透明基板に導電性
膜を設け、更に該導電性膜上に所望のtiをパターンに
合わせてレジストを塗布後エツチングにより製造するの
が一投的であつtこ。
電極を製造する場合には、ガラス等の透明基板に導電性
膜を設け、更に該導電性膜上に所望のtiをパターンに
合わせてレジストを塗布後エツチングにより製造するの
が一投的であつtこ。
上記方法により、高精度微細パターン′醒極を製造シた
場合、ショートやピンホールおよび断線等の不良事故が
起りやすく、前者のショートの場合。
場合、ショートやピンホールおよび断線等の不良事故が
起りやすく、前者のショートの場合。
不良箇所を再エツチングするか、まtこはレーザや超詮
波を利用して修正することが可能である。しかし後者の
不良箇所の修正は、スノくツタリングやリフトオフによ
り修正可能であるが、そのプロセスが複雑で難しいもの
であつtこ。
波を利用して修正することが可能である。しかし後者の
不良箇所の修正は、スノくツタリングやリフトオフによ
り修正可能であるが、そのプロセスが複雑で難しいもの
であつtこ。
ここで透明電極を製造するのに最も問題となるピンホー
ルにづいて説明する。
ルにづいて説明する。
まず、従来の微細電極の製造方法につき図を用いて詳細
に説明する。
に説明する。
従来の微測パターン電極の製造は、−ICず第2図(イ
)に示すようにガラス等の透明な基板(1)上に薄着等
の手段により透明な導電性膜(2)を設け1次に同図(
ロ)に示すように前記導亀性嘆12)上に所望の1填パ
ターンに合わせてレジスト13)を塗布後、エツチング
処理、レジストを剥離して、同図(ハ)に示すような透
明な微細パターン〔引4)を得ていた。
)に示すようにガラス等の透明な基板(1)上に薄着等
の手段により透明な導電性膜(2)を設け1次に同図(
ロ)に示すように前記導亀性嘆12)上に所望の1填パ
ターンに合わせてレジスト13)を塗布後、エツチング
処理、レジストを剥離して、同図(ハ)に示すような透
明な微細パターン〔引4)を得ていた。
しかし、レジスト13)にピンホールがあると、第2図
(ハ)に示したようにt 極t4+部分にもピンホール
[5)が生じ不都合なもので、ましてこのピンホールは
、電極を’S! 1青した後の倹倉によって初めて判明
するものであっtこ。
(ハ)に示したようにt 極t4+部分にもピンホール
[5)が生じ不都合なもので、ましてこのピンホールは
、電極を’S! 1青した後の倹倉によって初めて判明
するものであっtこ。
上記ピンホール(5)が−tiの表示部分以外のリード
線等の時は、クロムやニッケル等の金属を蒸着して補う
ことがOT能であるが、欠陥が表示部分の場合は、上記
手段を用いることはできないので。
線等の時は、クロムやニッケル等の金属を蒸着して補う
ことがOT能であるが、欠陥が表示部分の場合は、上記
手段を用いることはできないので。
ピンホール等の欠陥部分のみを再度膜付しなければなら
なかった。
なかった。
この膜付は、欠陥部分のみ精度よく行う技術が必要であ
るうえ、欠陥部が増えれば実施することが困誰となって
しまう。
るうえ、欠陥部が増えれば実施することが困誰となって
しまう。
(発明の目的)
高精度のパターンによる微細パターン電極の製造方法に
於いて従来スパッタやリフトオフによって補正してきt
こピンホールや断線の欠陥を少ない+i r+、IIB
ハターン電極の製造方法を提倶することである。
於いて従来スパッタやリフトオフによって補正してきt
こピンホールや断線の欠陥を少ない+i r+、IIB
ハターン電極の製造方法を提倶することである。
(発明の概要)
非導電性であるガラス等の基板上に所望の微細パターン
電極をエツチングによって製造する微細パターン電極の
製造方法において、基板上に透明な第1導亀性模を設け
、次に所望の電極パターンに合せてレジスト膜を形成後
、エノ千ング、剥膜を行い、さらに第1導電性模と異な
る種類の第2導鑞性摸を設けtこ陵、前記と同じ電極パ
ターンの第2レジスト模を形成し、エツチング処理を行
うことを特徴とした微細パターンtFliの製造方法で
ある。
電極をエツチングによって製造する微細パターン電極の
製造方法において、基板上に透明な第1導亀性模を設け
、次に所望の電極パターンに合せてレジスト膜を形成後
、エノ千ング、剥膜を行い、さらに第1導電性模と異な
る種類の第2導鑞性摸を設けtこ陵、前記と同じ電極パ
ターンの第2レジスト模を形成し、エツチング処理を行
うことを特徴とした微細パターンtFliの製造方法で
ある。
法により酸化錫膜(以下S nO2膜)からなる第14
成性膜1121を全面に設け、矢に該14硫性俣・+2
1上にレジスト(0FPR東京応化製)を塗布後、所遣
ホ1+Jj パターンに確光現像し、同図(ロ)に示す
ようにレジスト膜(13)を形成する。
成性膜1121を全面に設け、矢に該14硫性俣・+2
1上にレジスト(0FPR東京応化製)を塗布後、所遣
ホ1+Jj パターンに確光現像し、同図(ロ)に示す
ようにレジスト膜(13)を形成する。
そして卓出している第141性膜u21面を還元後。
45C塩化第2鉄の塩e溶液に1分間浸漬後、レジスト
膜を剥離して同図(ハ)に示した所望のパターン環#L
■を有する透明電極を得た。
膜を剥離して同図(ハ)に示した所望のパターン環#L
■を有する透明電極を得た。
この段階で成罹旧)のピンホールt181の宵無にかか
わらず、第1導tt t’lE 4であるS nO2よ
りエツチングされ易い酸化インジウム(以下■n203
)が95%とS nO2が5%の混合物からなる第2導
亀性模口5)を同図(羽に示しtこよ5に全面に設け、
次に前述と同じパター:z、@2レジスト模(16)を
同様の操作により同図に)に示したように設ける。そし
て同じエツチング液で1〜5分間エツチングし同図(へ
)に示した第2電極([7)を有する本発明の透明電極
を14tこ。
わらず、第1導tt t’lE 4であるS nO2よ
りエツチングされ易い酸化インジウム(以下■n203
)が95%とS nO2が5%の混合物からなる第2導
亀性模口5)を同図(羽に示しtこよ5に全面に設け、
次に前述と同じパター:z、@2レジスト模(16)を
同様の操作により同図に)に示したように設ける。そし
て同じエツチング液で1〜5分間エツチングし同図(へ
)に示した第2電極([7)を有する本発明の透明電極
を14tこ。
(実lIm例2)
実施1列1において第2導電性膜としてIn、、03と
S nO2の混合物を用いたが、これに代り酸化インジ
ウム(以下In203− X )を用いても同じ条件で
同様の透明亀:゛ケが得られtこ。
S nO2の混合物を用いたが、これに代り酸化インジ
ウム(以下In203− X )を用いても同じ条件で
同様の透明亀:゛ケが得られtこ。
(実施例3)
実施例1における第1導亀性1漢としてS no 2
、第2導心性嘆としてIn2O3とS nO2の混合物
を用いた代りに第1導心性膜としてIn2O,とS n
o 2の?昆合物。
、第2導心性嘆としてIn2O3とS nO2の混合物
を用いた代りに第1導心性膜としてIn2O,とS n
o 2の?昆合物。
第2導亀性膜としてIn2O,−xミギを用い同様の透
明1訴を得た。
明1訴を得た。
この時の第1導亀性膜のエツチング条件は、45C塩化
第2鉄溶l夜で1〜5分間、そして礪2導社ヰ漠におい
ては、a濃度が10%の常温の塩化第2鉄液により3分
間行うものであった。
第2鉄溶l夜で1〜5分間、そして礪2導社ヰ漠におい
ては、a濃度が10%の常温の塩化第2鉄液により3分
間行うものであった。
この実姉例については、ピンホールの欠陥について述べ
ているが、この曲にもfT礫とか短絡等も同時に発生し
ている場合もある。このうち断線については前記説明の
ピンホールの防止工程を行うことにより同時に欠陥箇所
を修復することができる。まtこ、短絡の発生に対する
対策としては、再エツチングやV−ザーl!jT線、超
片波断線等の本発明外の方法により容易に解決すること
ができることは前述のとおりである。
ているが、この曲にもfT礫とか短絡等も同時に発生し
ている場合もある。このうち断線については前記説明の
ピンホールの防止工程を行うことにより同時に欠陥箇所
を修復することができる。まtこ、短絡の発生に対する
対策としては、再エツチングやV−ザーl!jT線、超
片波断線等の本発明外の方法により容易に解決すること
ができることは前述のとおりである。
(作 用)
第1導成性模をレジスト1摸を設けてエツチングし電極
を製造しtこ際発生していても、この段階で検査を行わ
ずに、電極上に第1導電性膜と異なる種類の金属からな
る第2導区性1漢を設け、前記レジスト膜と同じパター
ンの第2レジスト膜な設け。
を製造しtこ際発生していても、この段階で検査を行わ
ずに、電極上に第1導電性膜と異なる種類の金属からな
る第2導区性1漢を設け、前記レジスト膜と同じパター
ンの第2レジスト膜な設け。
第2電極を重ねることにより、それぞれのエツチング可
能において、それぞし亀囁にピンホールが発生しても、
そのピンホールの位置が一致することは1夕めてまれで
あり、ピンホールの極めて少なイ1政訓パターン電極が
製造できる。
能において、それぞし亀囁にピンホールが発生しても、
そのピンホールの位置が一致することは1夕めてまれで
あり、ピンホールの極めて少なイ1政訓パターン電極が
製造できる。
この製造において、2回目のエツチングの条件は、第1
導亀性模はエツチングせず、第2導電性模のみエツチン
グ可能な条件なので第1導電性膜を2回目のエツチング
でエツチングされるおそれがない。
導亀性模はエツチングせず、第2導電性模のみエツチン
グ可能な条件なので第1導電性膜を2回目のエツチング
でエツチングされるおそれがない。
(効 襲)
雫同シバターンで2度エソ千ングするという1硝亀な力
先により第1導11生膜のtitiのピンホールの位l
直と第24シ性漠の第2電極のピンホール、断1線の位
置が一致することは極めてまれであることから、製造後
の微細パターン電極にピンホール。
先により第1導11生膜のtitiのピンホールの位l
直と第24シ性漠の第2電極のピンホール、断1線の位
置が一致することは極めてまれであることから、製造後
の微細パターン電極にピンホール。
断線の発生が啄めて少なくなり、做、細パターン電極の
信頼度が向上するばかりでなく、検査優におけるピンホ
ール、断線の補正が少なく、生産性が向上する。
信頼度が向上するばかりでなく、検査優におけるピンホ
ール、断線の補正が少なく、生産性が向上する。
これと同時に、補正箇所が少なくなり、倹資が軽減され
、まtこ一方補正箇所の修復における他部分への影響を
軽減できる。
、まtこ一方補正箇所の修復における他部分への影響を
軽減できる。
第1図(イ)〜(へ)は1本発明の微細パターン心(6
の製造工程を示す説明図、第2図(イ)〜ρ→は、従来
の微細パターン電極の製造工程を示す説明図である。 11・・・基板 12・・・第1導電注模16
・・・レジスト膜 14・・・電極15・・・第2導
亀性−16・・・第2レジスト膜17=−゛“′。
18− F::7*−/l/ 。
の製造工程を示す説明図、第2図(イ)〜ρ→は、従来
の微細パターン電極の製造工程を示す説明図である。 11・・・基板 12・・・第1導電注模16
・・・レジスト膜 14・・・電極15・・・第2導
亀性−16・・・第2レジスト膜17=−゛“′。
18− F::7*−/l/ 。
Claims (1)
- ガラス等の基板上に所望の微細パターン電極をエッチン
グによって製造する微細パターン電極の製造方法におい
て、基板上に透明な第1導電性膜を設け、次に所望の電
極パターンに合わせてレジスト膜を形成後、エッチング
処理した後、さらに第1導電性膜とは異なる種類の第2
導電性膜を設け前記と同じ電極パターンの第2レジスト
膜を形成し、エッチング処理を行うことを特徴とした微
細パターン電極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22148784A JPS6199216A (ja) | 1984-10-19 | 1984-10-19 | 微細パタ−ン電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22148784A JPS6199216A (ja) | 1984-10-19 | 1984-10-19 | 微細パタ−ン電極の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6199216A true JPS6199216A (ja) | 1986-05-17 |
| JPH0453046B2 JPH0453046B2 (ja) | 1992-08-25 |
Family
ID=16767480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22148784A Granted JPS6199216A (ja) | 1984-10-19 | 1984-10-19 | 微細パタ−ン電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199216A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516466A (en) * | 1978-07-21 | 1980-02-05 | Nec Corp | Photoetching method |
| JPS57174808A (en) * | 1981-04-17 | 1982-10-27 | Sharp Kk | Method of forming electrode pattern |
| JPS5927408A (ja) * | 1982-08-09 | 1984-02-13 | カシオ計算機株式会社 | 表示用電極の形成方法 |
-
1984
- 1984-10-19 JP JP22148784A patent/JPS6199216A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5516466A (en) * | 1978-07-21 | 1980-02-05 | Nec Corp | Photoetching method |
| JPS57174808A (en) * | 1981-04-17 | 1982-10-27 | Sharp Kk | Method of forming electrode pattern |
| JPS5927408A (ja) * | 1982-08-09 | 1984-02-13 | カシオ計算機株式会社 | 表示用電極の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0453046B2 (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03246524A (ja) | 液晶素子 | |
| JP4246298B2 (ja) | 液晶ディスプレイパネルの製造方法 | |
| JPH055899A (ja) | エツチング液およびそれを用いた液晶表示素子用基板の製造方法 | |
| JPS6199216A (ja) | 微細パタ−ン電極の製造方法 | |
| JPS6455536A (en) | Liquid crystal display element | |
| JPH0653632A (ja) | 配線基板 | |
| JPH022519A (ja) | 液晶表示素子の製造方法 | |
| JPH09298202A (ja) | 配線パターンの形成方法 | |
| JPS6230624B2 (ja) | ||
| JP3299167B2 (ja) | 埋設電極付き基板の製造方法 | |
| JPH05224220A (ja) | 液晶表示素子用基板のパタ−ン形成方法 | |
| JPS6056308A (ja) | 透明導電電極膜のパタ−ニング法 | |
| JPH05127185A (ja) | 液晶表示素子の製造方法 | |
| JPS5927408A (ja) | 表示用電極の形成方法 | |
| JPS60132323A (ja) | X線露光用マスクの製造方法 | |
| JPH06273780A (ja) | 液晶装置の製造方法及びそれを用いた液晶装置 | |
| JPS60176022A (ja) | 液晶表示素子の製造方法 | |
| JPH043044B2 (ja) | ||
| JPH10307303A (ja) | 液晶表示基板、その製造方法および液晶表示装置 | |
| RU2143152C1 (ru) | Способ изготовления тонкопленочного электролюминесцентного индикатора | |
| JPH05100236A (ja) | 液晶表示素子の製造方法 | |
| JPS6339110A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH0385523A (ja) | 透明電極の欠陥修正方法 | |
| JPS62260155A (ja) | 薄膜パタ−ンの補修方法 | |
| JPS63282780A (ja) | 素子配線電極及びその製造方法 |