JPS621027A - カセツト型磁気テ−プ読取り制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、一般オーディオカセット磁気テープが出力し
たパルスを読取り、シリアルデータを解読するオーディ
オカセット磁気テープ制御装置に関する。

〔従来の技術〕

オーディオカセット磁気テープ（以下、オーディオＣＭ
Ｔと呼ぶ）はコンパクトで取扱いが容易であること、機
器が安価であること等からマイクロコンピュータの補助
メモリとしてかなり普及している。最近では、このオー
ディオＣＭＴはその入力媒体としての汎用性により、マ
イクロコンピュータの分野に限らず、ミニコンピユータ
あるいはハンドベルトコンピュータ等にも広く採用され
ている。こうしたオーディオＣＭＴの入力媒体としての
高い汎用性から、そのシリアルデータ解読のためのイン
タフェースはより高機能、高性能であることが要求され
ている。

このオーディオＣＭＴのシリアルデータ解読のインタフ
ェースを内蔵したマイクロコンピュータの従来例を第２
図のブロック図と第３図、第４図のオーディオＣＭＴの
出力パルス波形図と第５図、第６図、第７図のフローチ
ャートを参照して説明する。

従来のマイクロコンピュータ１００は実行部１０８と、
プログラムメモリ１０８と、データメモリ１１１と、オ
ーディオＣＭＴの出力パルスの立下りエツジを検出し、
これに同期した立下りエツジ信号１０１１を出力する立
下りエツジ信号制御部ｌＯ１と、このオーディオＣＭＴ
立下りエツジ信号１０１−１によって実行部１０８へ割
込を通知する割込制御部１１０とから構成され、データ
バス１１７を介してそれぞれが相互に接続されている。

実行部１０８はプログラムカウンタ１０８−１とプログ
ラムステータスワード１０８−２と汎用レジスタセット
１０８−３を有し、プログラムメモリ１０８から命令コ
ードを読出して実行し、処理データをデータメモリ１１
１上に格納する。データメモリ１１１上には、オーディ
オＣＭＴから出力されたパルスの立下りエツジ信号の発
生毎に、受信したパルスの回数をカウントするパルスカ
ウンタ１１１−１と、このパルスカウンタＵｔ−ｔで１
シリアルデ一タ分のカウント終了毎にシリアルデータ受
信回数としてカウントするシリアルカウンタ１１１−２
と、前記シリアルデータを受信毎に、これをビットのＬ
ＳＢから右詰めでセットし退避しておく１バイト分のシ
リアルデータ格納領域１１１−３と、前記１バイト分の
データを格納するバイトデータ格納領域１１１−５と、
その格納アドレスを指すポインタ１１１−４から構成さ
れている。インターバルタイマ１０２はタイマスタート
によりカウントを開始し、設定値をオーバーフロースル
ト、インターバルオーバーフロー信号（以下、インター
バルＯＶＦ信号と記す）を発生するタイマ部１０２−２
と、インターバルＯＶＦ信号によってセットされるイン
ターバルオーバーフローフラグ（以下、インターバルＯ
ＶＦフラグと記す）　１０２−３から構成されている・
、このインターバルタイマ１０２は値が設定された後、
そのスタート命令が実行されて始めて設定値のカウント
を開始する。

次に第３図のオーディオＣＭＴの出力パルスの形式を示
す図を参照してインターバルタイマ１０２に設定する値
の算出方法を説明する。オーディオＣＭＴの出力パルス
の論理値は周波数の高低によって判別し、一般に“０”
は１２００（Ｈ２）、“１”は２４００（Ｈ２）で、各
周波数でのパルス回数は変調速度によって決まる。この
従来例のマイクロコンピュータの変調速度では、論理“
Ｏ″は２パルス、論理“ｌ”は４パルスによって判読す
る。この両パルスの波形をそれぞれ論理“０”のパルス
と論理“１″のパルスと呼ぶ、また、論理“０”の論理
時間は１例えば時間ｒｔの立下りエツジから時間Ｔ３の
立下りエツジまでを２Ｎとすると、論理“ｌ”の論理時
間は時間Ｔ１の立下りエツジから時間Ｔ２の立下りエツ
ジまでのＮである。インターバルタイマ１０２に設定す
る値は前記論理“０”と論理“ｌ”の平均時間から得ら
れる。従って、インＮ＋２Ｎ ターパルタイマ１０２の設定値＝−７−＝　１　、５　
Ｎとなる。これによって、論理値が“０”の場合１時間
Ｔ１の立下りエツジ検出時にスタートしたインターバル
タイマ１０２は時間Ｔ３の立下りエツジ検出時に、イン
ターバルＯＶＦフラグ１０２−３をチェックするとオン
になり、同様に論理値が“１″の場合、時間ＴＩの立下
りエツジ検出時にスタートしたインターバルタイマ１０
２は時間Ｔ２の立下りエツジ検出時にインターバルＯＶ
Ｆフラグ１０２−３をチェックするとオフになる。従っ
て、算出した論理“０”と論理“１”の平均インターバ
ル設定値をインターバルタイマ１０２に設定後の、立下
りエツジ信号１０１−１による割込サービスにおいては
、インターバルタイマ１０２のスタートとインターパル
ＯＶＦフラグ１０２−３のチェックと１シリアルデータ
受信完了までのパルスをカウントする処理と、インター
バルＯＶＦフラグ１０２−３をリセットする処理を実行
すればよい。

第４図のオーディオＣＭＴの出力パルス図は１バイトデ
ータ＝“６Ｂ″Ｈを出力した場合のパルスの波形で、１
バイトデータの最下位ピッ）　（ＬＳＢ）から順次出力
されていくので、前記割込サービスでは、■シリアルデ
ータ分のパルスデータ受信後は、得られたシリアルデー
タを１バイト分のシリアルデータ格納領域ｔ　ｔ　１−
３に、第４図における１バイトデータのように最下位ビ
ット（ＬＳＢ）から順次セットしていけばよい。

次に、第５図、第６図、第７図のフローチャートを参照
してオーディオＣＭＴの立下りエツジ信号１０１−１に
よって発生する割込サービスの処理手順を説明する０本
ソフトウェア対理では、データメモリ１１１内に、受信
した１バイト分のシリアルデータ格納領域１１１−３　
と受信した１バイト分のデータを順次格納していくバイ
トデータ格納領域１１１−５を設定し、受信したパルス
から１シリアルデータが設定されるまでカウントダウン
するパルスカウンタ１１１−１の初期値に４を、１バイ
トデータの受信が完了するまでカウントダウンするシリ
アルカウンタ１１１−２の初期値に８を、１バイトデー
タ受信完了毎にバイトデータを格納するバイトデータ格
納領域１１１−５のポインタ１１１−４にはそのバイト
データ格納領域１１１−５の格納先アドレスをそれぞれ
予め設定しておく。

第５図のフローチャートにおいて、オーディオＣＭＴの
立下りエツジ信号１０１−１が入力されると、実行部１
０８はオーディオＣＭＴの立下りエツジ割込処理を実行
する。すなわち、まずそれまでの処理内容を保持してお
くためにプログラムカウンタ１０８−１　、　プログラ
ムステータスワード１０８−２、汎用レジスタセラ）　
１０８−３の内容を一時的にスタックに退避させる（処
理ｌ）０次に、論理゛０″と論理“１”の平均論理時間
が設定されたインターバルタイマ１０２をスタートさせ
る（処理２）、続いて、立下りエツジ発生毎にカウント
ダウンするパルスカウンタｌ１ｌ−１の情報をレジスタ
ヘロートスるｌ理３）、インターバルＯＶＦフラグ１０
２−３は前回の立下りエツジ割込のソフトウェア処理中
にスタートしたインターバルタイマ１０２が論理“Ｏ”
と論理“１”の平均論理時間を経過した場合にセットさ
れるので、インターバルＯＶＦフラグ１０２−３がオン
の場合は、今回の立下りエツジ割込が発生するまでに起
きたパルスが論理“Ｏパであったことを意味し、インタ
ーバルＯＶＦフラグ１０２−３がオフの場合はパルスが
論理“１”であったことを意味する。そこで、パルスカ
ウンタ１１１−１のパルスカウント値がロードされたレ
ジスタ値を論理“ｌ”のパルス受信後には１回のみ、論
理“Ｏ”のパルス受信後は２回カウントダウンする（処
理４〜６）、パルスカウンタ１１１１のパルスカウント
値がロードされたレジスタ値が、このカウントダウンに
よってＯになった場合には、１シリアルデ一タ分のパル
スを受信完了した時で、この時は第５図に示した１シリ
アルデータ受信完了処理（処理８）を行ってから復帰処
理（処理９）を行う、まだ１シリアルデ一タ分のパルス
を受信完了していない場合は、直ちに復帰処理（処理９
）を行う、復帰処理（処理９）では、データメモリ１１
１からレジスタにロードし、更新されたパルスのカウン
ト値をパルスカウンタ１１１−１へ退避する。その後汎
用レジスタセット１０Ｂ−３、プログラムステータスワ
ード１０Ｂ−２、プログラムカウンタ１０８−１を復帰
してオーディオＣＭＴの立下りエツジ割込サービスから
復帰し。

本割込サービスで中断していたメインプログラム処理を
継続する。

第６図は前述の１シリアルデータ受信完了処理のフロー
チャートである。まず、データメモリ１１１から１バイ
ト分のシリアルデータをカウントするシリアルカウンタ
ｉ　１１−２とシリアルデータ格納領域１１１−３のデ
ータを読出し、各レジスタにモー２トする（処理２０）
０次に、インターバルｏ■Ｆフラグ１０２−３をチェッ
クしく処理２１）、オンであればこれは論理“Ｏ”のパ
ルスを１シリアルデ一タ分受信完了した時で、この場合
はキャリフラグをリセットしく処理２２）、オフであれ
ばこれは論理“１”のパルスを１シリアルデ一タ分受信
完了した時で、キャリフラグをセットする（処理２３）
。シリアルデータ格納領域１１１−３から読出したデー
タがセットされているレジスタを前記キャリフラグと共
に右へローテーションする（処理２０、これにより、今
回受信した１シリアルデータは前記レジスタの最上位ビ
ットにセットされ、前回までに受信され、各ビットにセ
ット済みのシリアルデータは１ビツト下位ヘシフトされ
る。この時点で第５図のフローチャートで用いたパルス
カウンタ１１１−１の値がセットされているレジスタに
次のパルスデータをカウントするために初期値＝４を設
定し、インターバルＯＶＦフラグ１０２−３をリセット
する（処理２５）、続いて、ｌシリアルデータ受信をカ
ウントするために、シリアルカウンタ１１１２の値がセ
ットされているレジスタをカウントダウンしく処理２Ｂ
）、このレジスタの値がＯになったかどうかをチェック
する（処理２７）。

シリアルカウンタ１１１−２の値がセットされているレ
ジスタの値がＯの場合、これは１バイト分のシリアルデ
ータ受信完了時であり、この時は第７図に示したｌ　、
＜イトデータ受信完了処理（処理２８）を行ってから復
帰処理（処理２９）を行う、まだ１バイト分のシリアル
データを受信完了していない場合は、直ちに復帰処理（
処理２９）を行う、復帰処理（処理２９）では、データ
メモリ１１１からレジスタにロードし、これまでの処理
で更新されたシリアルカウンタ１１１−２とシリアルデ
ータ格納領域１１１−３のロードされた各レジスタをそ
れぞれデータメモリ１１１のシリアルカウンタ１１１−
２とシリアルデータ格納領域１１１−３へ格納する。そ
の後、本シリアルデータ受信完了処理は第６図のパルス
立下りエツジ割込処理へ合流し、割込から復帰する。

第７図は前述の第６図の説明中の処理２８で示した１バ
イトデータ受信完了処理のフローチャートである。この
１バイトデータ受信完了処理では、まず、データメモリ
１１！から受信完了した１バイトデータの退避先である
バイトデータ格納領域１１１−５のポインタｔ　ｔ　１
−４を読出し、レジスタにセットしく処理３０）、第６
図の処理中に１バイト分のシリアルデータがセットされ
たレジスタのデータをポインタ１１１−４がセットされ
たレジスタが示すバイトデータ格納領域１１１−５へ格
納しく処理３１）、その後ポインタ１１１−４の値がセ
ットされていたレジスタのアドレス値を更新し、シリア
ルカウンタ１１１−２の値がセットされているレジスタ
の値に、次のシリアルデータをカウントするために初期
値＝８を設定しく処理３２）、復帰処理（処理３４）を
行う、復帰処理（処理３０は１バイトデータ受信完了処
理中に更新されたポインタ１１１−４の値がセットされ
たレジスタ内のデータをデータメモリ１１１のポインタ
１１１−４へ格納する。その後、本１バイトデータ受信
完了処理ルーチンは第６図のシリアルデータ受信完了処
理ルーチンへ合流し、１シリアルデータ受信完了処理の
復帰処理（処理２９）後、第５図の立下りエツジ割込処
理ルーチンへ合流し、立下りエツジ割込処理ルーチンの
Ｉ帰帆理Ｃ帆理ｑ）港　刻；入光ち渭侭十六−以上説明
したように、従来のマイクロコンピュータにおけるオー
ディオＣＭＴの１シリアルデ一タ受信割込によるソフト
ウェア処理では、通常、パルスのカウントとシリアルデ
ータの受信および１バイトデータの受信と１バイトデー
タの格納等の処理を行うが、このほかにＣＰＵの割込処
理、レジスタセットやプログラムカウンタやプログラム
ステータスワード等の退避と復帰、メインルーチンへの
復帰、さらに個々の命令の読出し、デコード等相当のオ
ーバヘッドが伴っている。

〔発明が解決しようとする問題点〕

このオーバヘッドの割合は全割込サービスルーチンの相
当を占めており、また、１シリアルデータの受信を完了
するまで論理“０”では２回の割込処理が、論理“１”
では４回の割込処理が起動されるため、この従来の方法
はメインプログラムの処理時間を減少させ、ＣＰＵの処
理能力を低下させるという大きな問題点を有している。

本発明の目的は、ＣＰＵの処理能力の低下を最小限に抑
え、オーディオＣＭＴから受信したパルス情報からシリ
アルデータおよびバイトデータを読取るＣＭＴ制ｉ制置
装置供することにある。

〔問題点を解決するための手段〕

本発明は、オーディオＣＭＴの入力パルス受信時に発生
する処理、すなわち受信パルスデータの論理値を所定回
数チェックし、ｌシリアルデータの受信を完了する処理
（以下、ＣＭＴパルスデータ受信処理と記す）をハード
ウェア上で、更に１シリアルデータ受信後のオーディオ
ＣＭＴの論理値を８ビツト分セットし、１バイトデータ
の受信を完了する処理（以下、ＣＭＴシリアルデータ受
信処理と記す）をソフトウェアのオーバヘー、ド無しで
実現するものである。

すなわち、本発明のカセット型磁気テープ読取り制御装
置は、中央処理装置（ＣＰＵ）が、プログラム実行にか
かわる状態を保持したまま、前記シリアルデータ検出部
の処理要求に基づき、シリアルデータ受信の内容に対応
した処理を行ない得るシリアルデータ受信処理手段を有
し、前記シリアルデータ検出部が前記シリアルデータ受
信処理要求を発生した時、前記シリアルデータ受信処理
手段により、前記中央処理装置がカセット型磁気テープ
に記憶されている情報に対応して入力されるシリアルデ
ータの受信処理を行なうことを特徴とする。

前記ＣＭＴパルスデータ受信処理を実現するハードウェ
アとしては立下りエツジ信号制御部と、インターバルタ
イマと、オアゲートと、２ビツトのカウンタと、ＲＳフ
リップフロップから構成され、前記ＣＭＴシリアルデー
タ受信処理を実現するには前記ＣＭＴパルスデータ受信
処理によって発生する要求によりＣＰＵの通常のプログ
ラム実行動作を停止し、ＣＰＵの種々の状態（以下、ス
テータスと記す）およびデータを保持したままＣＰＵ自
身がＣＭＴのシリアルデータ受信処理を行うことにより
実現するので、ＣＭＴのシリアルデータ受信処理用の特
別なハードウェアは必要としない、ＣＰＵはＣＭＴシリ
アルデータ受信処理を終了すると、保持していたステー
タスおよびデータにより中断していたプログラムの実行
を再開する。従って、ソフトウェアからはプログラムの
中断は見えず、あたかもＣＭＴシリアルデータ受信処理
がプログラム中に自動的に挿入されたように見える。

本発明により、オーディオＣＭＴの１バイトデータ受信
完了までの割込の発生がなくなり、ソフトウェア処理の
負担を軽減することができる。

また、ＣＭＴシリアルデータ受信処理が１バイトデータ
を受信完了すると、次の一連の受信データ処理や受信し
た１バイトデータの処理は一般に割込によるソフトウェ
ア処理の方法で対応するが、オーディオＣＭＴから受信
するデータのバイト数が予め定められていれば、カウン
タを一個追加するだけで、割込処理を用いず、所定数の
ＣＭＴシリアルデータ受信処理を容易に実現することも
できる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明によるカセット型磁気テープ読取り制御
装置の一実施例のブロック図である。

本実施例は、オーディオＣＭＴの出力パルス立下りエツ
ジを検出し、これに同期した立下りエツジ信号１０１−
１を出力する立下りエツジ信号制御部ｌｏｔ　と、この
オーディオＣＭＴ立下りエツジ信号１ｏｔ−ｉによって
スタートするインターバルタイマ１０２　ト、゛インｌ
）−／＜／１１０ＶＦ信号１０２−１　、！：立下リエ
ッジ信号１０１−１の論理和を取るオアゲート１０３と
、オアゲート１０３から出力されたパルスカウント信号
１０３−１によってカウントアツプする２ビツトカウン
タ１０４と、インターバルＯＶＦ信号１０２−１を保持
するＲＳフリップフロップ１０５と、パルスカウントＯ
ＶＦ信号１０４−１によるＣＭＴシリアルデータ受信処
理要求を受付けるＩ１０要求制御部ｔｏｅと、Ｉ１０要
求制御部１０Ｂ　カＩ”＋（７）　Ｉ　１０ｆｉ理実行
要求線１０Ｂ−１およびＩ１０処理処理形態指定線１０
Ｂ−２を受けて実行部の動作を制御する工１０要求受付
部１０７と、メインプログラム、シリアルデータ受信処
理プログラム等のプログラムを格納するプログラムメモ
リ１０９と、処理データを保持するデータメモリ１１１
と、次に実行するプログラムの番地を保持するプログラ
ムカウンタ１０８−１と、実行部全体の動作状態を示す
プログラムステータスワード１０８−２と、算術論理演
算機能を持つ算術論理演算ユニット（以下、ＡＬＵと記
す）１１Ｂと、各種データ、ポインタ等で構成される汎
用レジスタセラ）　１０Ｂ−３と、実行すべき命令を保
持しておくべき命令レジスタ１１３と、命令レジスタ１
１３の内容により各種制御信号を発生する命令デコーダ
１１４と、命令デコーダ１１４の出力により実行部全体
の動作を制御する実行制御部１１５と、ＣＭＴシリアル
データ受信処理回数を保持するターミナルカウンタ（以
下、ＴＣと記す）　１１２から構成されている。ＴＣ１
１２はデータメモリ１１１に存在し、ソフトウェアによ
り任意の値を設定することができる０本実施例ではパル
スカウントＯＶＦ信号１０４−１に同期してカウントダ
ウンするＴＣ１１２には、１バイトデータ受信完了まで
のカウント値＝８がソフトウェアにより予め格納されて
いる。

はじめに、第１図を参照しながら、ＣＭＴパルスデータ
受信処理について説明する。立下りエツジ信号制御部１
０１がオーディオＣＭＴパルスの立下りエツジを検出し
て、立下りエツジ信号１０１−１のハイレベル信号がイ
ンターバルタイマ１０２とオアゲート１０３へ出力され
ると、まずオアゲート１０３はパルスカウント信号１０
３−１を２ビツトカウンタ１０４へ出力する。同時に、
インターバルタイマ１０２は立下りエツジ信号１０１−
１によって、予めＣＭＴパルスデータの論理“Ｏｎと論
理“１”の平均論理時間（＝　１．５Ｎ）の設定された
タイマをスタートさせる。インターバルタイマ１０２は
次の立下りエツジ信号１０１−１が設定時間内に発生し
た場合にはインターバルＯＶＦ信号ＩＱ２−１をロウレ
ベルで、設定時間をオーバーフローした場合にはインタ
ーバルＯＶＦ信号１０２−１をハイレベルで。

ＲＳフリップフロップ１０５とオアゲート１０３へ出力
する。オアゲート１０３はインターバルＯＶＦ信号１０
２−１がハイレベル信号を出力した時パルスカウント信
号１０３−１を２ビツトカウンタ１Ｇ４へ出力する。し
たがって、ＣＭＴパルスデータの１シリアルデ一タ受信
完了時までに、論理“ｌ”の場合は立下りエツジ信号１
０１−１が４発、論理“０”の場合は立下りエツジ信号
ｔｏｔ−ｔとインターバルＯＶＦ信号１０２−１を交互
に２発づつ合計４発、オアゲート１０３に出力され、パ
ルスカウント信号１０３−１が２ビツトカウンタ１０４
でカウントアツプされる。２ビツトカウンタ１０４は初
期状態を“００”とし、４カウント目でオーバフローを
起こし初期状態“００″へ戻る２ビツトのカウンタなの
で、ＣＭＴパルスデータの１シリアルデ一タ受信完了時
には、論理値が“Ｏ”の場合も、“ｌ”の場合もオーバ
フローを起こして初期状態“００″に戻る。２ビツトカ
ウンタ１０４はオーバフローを起こすとパルスカウント
ＯＶＦ信号１Ｇ４−１をＩ１０要求制御部１０Ｂへ出力
し、ＲＳフリップフロップ１０５はインターバルＯＶＦ
信号１０２−１を保持する。インターバルＯＶＦ信号１
０２−１の反転した出力信号１０５−１はＣＭＴパルス
の１シリアルデ一タ以上の一連の処理でＣＭＴパルスデ
ータ受信処理が終了する。この一連の処理は第５図にお
けるシリアルデータ受信完了処理（処理８）の部分を除
く立下りエツジ割込処理に相当し、この後、実行部はＣ
ＭＴシリアルデータ受信処理を実行する。

次に、ＣＭＴシリアルデータ受信処理について同じく第
１図を参照しながら説明する。実行部は通常、プログラ
ムカウンタ１０８−１の内容に対応するプログラムメモ
リ１０９に記憶されている命令を命令レジスタ１１３へ
転送し、命令デコーダ１１４および実行制御部１１５が
各種制御を行ない、プログラムの実行を実現している。

そして、−命令実行する毎にプログラムカウンタ１０８
−１は１次に実行する番地の値に更新される。Ｉ１０要
求受付部１０７はｌ命令の完了毎にＩ１０処理要求線１
０Ｂ−１をサンプルし、ロウレベルの時は上記動作を繰
り返す。

次に、受信Ｉ１０要求が発生した場合の動作を９％　　
Ｉ’ｌｌ　　・ト　１　　　　０　　し・Ｌ　　・ｈ　
　＾　・／　　＃　　１１１７　　　Ｊ・こ　Ｉ　　　
Ｘ・ＩＩ　　ｉｉ　＋ｌ・データ分のパルス受信回数カ
ウントのオーバーフロー信号であるパルスカウンタＯＶ
Ｆ信号１０４−１をＩ１０要求制御部１０Ｂへ出力する
ことによって実行部はＣＭＴシリアルデータ受信処理の
Ｉ１０要求を行う、工１０要求制御部１０６はＣＭＴシ
リアルデータ受信処理以外にも複数のＩ１０要求を受付
けて、この中から優先順位の最も高いものを選択するが
、本実施例では省略する。工１０要求制御部１０ＢはＣ
ＭＴシリアルデータ受信処理をＩ１０要求されると、工
１０処理実行要求線１０Ｂ−１とＩ１０処理処理形態指
定線１０Ｂ−２をハイレベルにする。Ｉ１０要求受付部
１０７はＩ１０処理実行要求線１０Ｅｉ−１がハイレベ
ルであることを検出すると、Ｉ１０処理処理形態指定線
１０Ｂ−２のレベルをサンプルする。工１０処理実行形
態指定線１０Ｂ−２がハイレベルであればＩ１０要求受
付部１０７は要求がＣＭＴシリアルデータ受信処理要求
であると判断し、命令レジスタ１１３に強制的にＣＭＴ
シリアルデータ受信処理コードを設定する。実行制御部
１１５はプログラムカウンタ１０８−１のアドレス更新
を禁止し、続いてプログラムカウンタ１０８−１、プロ
グラムステータスワード１０８−２　、汎用レジスタセ
ット１０８−３の値を保持したまま以下の処理を開始す
る。

■　Ｉ１０要求制御部１０Ｂはデータバス１１７上にＴ
Ｃ１１２とシリアルデータ格納領域１１１−３のアドレ
スを出力する。

■　実行制帽１１５はこのＴＣ１１２とシリアルデータ
格納領域１１１−３のアドレスを読込みレジスタにセッ
トする。

■　実行制御部１１５はＴＣ１１２をＡ　Ｉ、　Ｕ　１
１Ｂを使って１減算し、再びＴ　Ｃ１１２へ格納する。

■　次に、データ出力信号１０５−１をサンプリングし
た結果がオンならばキャリをセットし、オフならばキャ
リをリセットしてシリアルデータ格納領域１１１−３の
セットされたレジスタの内容と共に右へローテーション
スル。

■　続いて、リセット入力信号１０５−２によってＲＳ
フリップフロップ１０５をリセットする。

以上の一連の処理でＣＭＴシリアルデータ受信処理が完
了する。この一連の処理は第６図における１バイトデー
タ受信完了処理（処理２８）の部分を除くシリアルデー
タ受信完了処理に相当する。

実行部ではＴ　Ｃ１１２の値が一連のシリアルデータ受
信完了処理による減算でＯになっていない場合は受信Ｉ
１０要求が発生する毎にＣＭＴシリアルデータ受信処理
を実行する。ただし、ＴＣ１１２の値が一連のＣＭＴシ
リアルデータ受信処理による減算で０になった場合は、
Ａ　Ｌ　Ｕ　１１８が自動的に１バイトデ一タ受信完了
割込制御線１１１１１−１を工１０要求制御部１０６に
出力し、Ｉ１０要求制御部１・０６はＩ１０処理実行要
求線１０Ｂ−１をハイレベルにし、Ｉ１０処理処理形態
指定線１０Ｂ−２をロウレベルにする。Ｉ１０要求受付
部１０７はこれを１バイトデ一タ受信割込要求と判断し
て命令レジスタ１１３に強制的に１バイトデ一タ受信割
込処理コードを設定する。また、実行制御部１１５はプ
ログラムカウンタ１０Ｂ−１およびプログラムステータ
スワード１０８−２をデータメモリ１１１へ退避させる
。

Ｉ１０要求制御部１０６はデータバス１１７上に１バイ
トデ一タ受信割込アドレスを転送し、実行制御部１１５
は、この１バイト受信割込アドレスをプログラムカウン
タ１０８−１へ転送することにより、１バイトデ一タ受
信割込処理プログラムを開始する。このようにＴ　Ｃ１
１２の値がＣＭＴシリアルデータ受信処理による減算で
Ｏになった場合はＣＭＴシリアルデータ受信処理を終了
すると同時に１バイトデ一タ受信割込要求が発生し、１
バイトデ一タ受信割込プログラムが起動される０以上の
一連の処理は第６図における１バイトデータ受信完了処
理（処理２８）の部分を除く、１シリアルデータ受信完
了処理に相当する。

１　／＜イトデータ受信割込ゾログラムは第７図の１バ
イトデータ受信完了処理ルーチンと同様の処理を実行す
る。すなわち、レジスタ類の退避（処理ｌ）を行ってか
ら、データメモリ１１１からバイトデータ格納領域１１
１−５のポインタ１１１４を読出しく処理３０）、受信
完了した１バイトデータをバイトデータ格納領域１１１
−５に格納する（処理３１）０次に、ポインタ１１１−
４を更新し、ソフトウエア的に設定可能なＴ　Ｃ１１２
へ次のシリアルデータをカウントするために初期値＝８
を設定する（処理３２）０次に１以上の一連のプログラ
ム処理で更新されたレジスタ内容を復元する復帰処理（
処理３０と、データメモリ１１１に退避していたデータ
をプログラムカウンタ１０Ｂ−１およびプログラムステ
ータスワード１０８−２へ戻して１バイトデ一タ受信完
了割込プログラムから復帰し、中断されていたメインプ
ログラムへ合流する。

なお、本実施例においては１バイトデータ受信完了後は
割込による処理を発生させるが、ＣＭＴバイトデータの
出力するバイト数が予め定まっていればカウンタをさら
に１個設けるだけでＣＭＴシリアルデータ受信処理内で
のデータメモリ上への格納も容易に実現可能である。

〔発明の効果〕

以上説明したように本発明は、カセット型磁気テープ読
取り制御装置が、ハードウェアによるＣＭＴパルスデー
タ受信処理と、受信Ｉ１０要求に対するＣＭＴシリアル
データ受信処理形態と、同受信Ｉ１０要求形態による１
バイトデ一タ受信割込要求に対する処理形態を有してい
ることにより、ソフトウェアの設定によるＣＭＴパルス
データ受信をＣＭＴパルスデータ受信処理とＣＭＴシリ
アルデータ受信処理で行なう時には、従来の割込処理に
内在していたプログラムカウンタ、プログラムステータ
スワードのスタックへの退避、割込プログラムへの分岐
処理、汎用レジスタセットの退避処理命令の読出し、デ
コード等の割込の退避処理と、汎用レジスタセットの復
帰処理命令の読出し、デコード、メインプログラムへの
分岐処理、プログラムステータスワード、プログラムカ
ウンタのスタックからの復帰などの割込みからの復帰処
理に費していた時間を大幅に削減することができ、さら
にＣＭＴパルスデータ受信処理とＣＭＴシリアルデータ
受信処理によって１バイトデータ受信完了後は自動的に
１バイトデ一タ受信割込要求を発生し、ＣＭＴシリアル
データ受信割込プログラムの起動がかかるので、ＣＰＵ
の処理能力の低下を最小限に抑えることが可能となる。

以上の通り、本発明によるカセット型磁気テープ読取り
制御装置はオーディオＣＭＴの入力パルスの受信処理と
シリアルデータの受信処理に対して最も適した受信デー
タ処理手段を提供することが可能で、実用効果はきわめ
て高い。

【図面の簡単な説明】

第１図は本発明によるカセット型磁気テープ読取り制御
装置の一実施例の実行部のブロック図、第２図はカセッ
ト型磁気テープ読取り制御装置の従来例のブロック図、
第３図はオーディオＣＭＴの出力パルスの論理値を示す
タイムチャート、第４図はオーディオＣＭＴから出力さ
れる１バイトデータ“６Ｂ”のパルス波形図、第５図は
立下りエツジ割込処理のフローチャート、第６図はｌシ
リアルデータ受信完了処理のフローチャート、第７図は
１バイトデータ受信完了処理のフローチャートである。 １０１：立下りエツジ信号制御部 １ｏｔ−ｔ　　：立下りエツジ信号 １０２：インターバルタイマ １０２−１　　：　（７ターバＪＬ／　ＯＶ　Ｆ信号１
０３　　　ニオアゲート １０３−１　　：パルスカウント信号 １０４：２ビットカウンタ １０４−１　　：パルスカウントＯＶＦ信号１０５　　
　：ＲＳフリップフロップ １０５−１　　：データ出力信号 １０５−２　　：リセット入力信号 １０８　　　：Ｉ１０要求制御部 １０Ｂ−１：　Ｉ１０処理実行要求線 １０Ｅｉ−２：　Ｉ１０処理処理形態指定線１０７　　
　：Ｉ１０要求受付部 １０８：実行部 １０８−１　　ニブログラムカウンタ １０８−２　　ニブログラムステータスワード１０８−
３　　：汎用レジスタセット １０９ニブログラムメモリ １１０：割込制御部 １１１：データメモリ １１１−１　　：パルスカウンタ １１１−２　　ニジリアルカウンタ １１１−３　　ニジリアルデータ格納領域１１１−４　
　：ポインタ １１１−５　　：バイトデータ格納領域１１２：ターミ
ナルカウンタ（ＴＣ） １１３：命令レジスタ １１４　　　：命令デコーダ １１５　　　：実行制御部 １１６：算術論理演算ユニット（Ａ　Ｌ　Ｕ）１１Ｂ−
１：　１バイトデータ受信完了割込制御縁第７図

Claims (1)

1. 【特許請求の範囲】 カセット型磁気テープに記録されている情報に対応して
   入力されるパルスを検出するパルス検出部と、該パルス
   検出部のパルス検知に同期して計数動作を開始し、前記
   カセット型磁気テープに記録されている情報に対応した
   パルスの周期を計測するパルス周期計測部と、前記パル
   ス検出部および前記パルス周期計測部により制御され、
   シリアルデータ受信処理要求を発生するシリアルデータ
   検出部と、プログラムおよび各種データを記憶するメモ
   リ部と、前記シリアルデータ検出部の処理要求と前記プ
   ログラムによる処理とを選択的に実行する中央処理装置
   とを備えたカセット型磁気テープ読取り制御装置におい
   て、 前記中央処理装置は、プログラム実行にかかわる状態を
   保持したまま、前記シリアルデータ検出部の処理要求に
   基づき、シリアルデータ受信の内容に対応した処理を行
   ない得るシリアルデータ受信処理手段を有し、前記シリ
   アルデータ検出部が前記シリアルデータ受信処理要求を
   発生した時、前記シリアルデータ受信処理手段により、
   前記中央処理装置がカセット型磁気テープに記憶されて
   いる情報に対応して入力されるシリアルデータの受信処
   理を行なうことを特徴とするカセット型磁気テープ読取
   り制御装置。