JPS62105521A - タイミング信号発生装置 - Google Patents
タイミング信号発生装置Info
- Publication number
- JPS62105521A JPS62105521A JP60245667A JP24566785A JPS62105521A JP S62105521 A JPS62105521 A JP S62105521A JP 60245667 A JP60245667 A JP 60245667A JP 24566785 A JP24566785 A JP 24566785A JP S62105521 A JPS62105521 A JP S62105521A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- output
- counter
- timing signal
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はカウンタ・デコード法によるタイミング信号
発生装置において、カウンタのデコードをメモリで実現
するタイミング信号発生装置に関するものである。
発生装置において、カウンタのデコードをメモリで実現
するタイミング信号発生装置に関するものである。
第5図は従来のタイミング信号発生装置の例を示す図で
あり2図において(1)はクロック信号を連続してカウ
ントしカウント内容を出力するカウンタ、(2)は前記
カウンタ(1)出力をアドレスとしタイミングデータを
出力するメモリである。図において、T、はクロック信
号、T2〜T、は出力タイミング信号、X、はカウンタ
の出力信号を示すための符号である。
あり2図において(1)はクロック信号を連続してカウ
ントしカウント内容を出力するカウンタ、(2)は前記
カウンタ(1)出力をアドレスとしタイミングデータを
出力するメモリである。図において、T、はクロック信
号、T2〜T、は出力タイミング信号、X、はカウンタ
の出力信号を示すための符号である。
第6図は第5図に示した従来のタイミング信号発生装置
の動作例を示すためのタイミングチャート、第7図は第
6図に示したタイミング信号を発生する場合のメモリ(
1)の内容を示す図である。第6図において、X、、T
、〜T、は第5図中に示した信号X1.T、〜T、に相
当する符号である。
の動作例を示すためのタイミングチャート、第7図は第
6図に示したタイミング信号を発生する場合のメモリ(
1)の内容を示す図である。第6図において、X、、T
、〜T、は第5図中に示した信号X1.T、〜T、に相
当する符号である。
次に動作について説明する。カウンタ(1)はクロック
4M 号T Iを連続的にカウントすることによって、
クロック信号T、単位の時刻データX、を出力する。メ
モリ(21はカウンタ(11の出力X、に対応する時刻
の出力タイミング波形を記憶することによって!任意の
タイミング信号を発生することができる。
4M 号T Iを連続的にカウントすることによって、
クロック信号T、単位の時刻データX、を出力する。メ
モリ(21はカウンタ(11の出力X、に対応する時刻
の出力タイミング波形を記憶することによって!任意の
タイミング信号を発生することができる。
上記のような従来のタイミング信号発生装置はP非常に
フレキシビリティに富んだ構成であるが?長周期のタイ
ミング信号を高精度で実現しようとするとメモリ(2)
のワード数が非常に多くなり。
フレキシビリティに富んだ構成であるが?長周期のタイ
ミング信号を高精度で実現しようとするとメモリ(2)
のワード数が非常に多くなり。
ハードウェアの増大、メモリ(2)のデータ設定の繁雑
化という問題点があった。
化という問題点があった。
この発明はかかる問題点を解決するためになされたもの
で、メモリ容量が少ないタイミング信号発生装置を得る
ことを目的としている。
で、メモリ容量が少ないタイミング信号発生装置を得る
ことを目的としている。
この発明に係るタイミング信号発生装置は。
時刻データを記憶する第1のメモリと、出力タイミング
波形データを記憶する第2のメモリの二つにメモリを分
けることによってメモリ容量を減らそうとしたものであ
る。
波形データを記憶する第2のメモリの二つにメモリを分
けることによってメモリ容量を減らそうとしたものであ
る。
此の発明においては2時刻データと波形データを別のメ
モリに記憶しているため、メモリ容量が減り、ハードウ
ェア量を減らすことができる。
モリに記憶しているため、メモリ容量が減り、ハードウ
ェア量を減らすことができる。
またこの発明においては2時刻テタと波形データを別の
メモリに記憶しているため、メモリ内容の設計が容易に
なるという作用もある。
メモリに記憶しているため、メモリ内容の設計が容易に
なるという作用もある。
第1図はこの発明の一実施例を示す図である。
図において、 (Im)はクロック信号を連続してカウ
ントしカウント内容を出力する第1のカウンタ。
ントしカウント内容を出力する第1のカウンタ。
(2a)は時刻データを記憶する第1のメモリ、(3)
は前記第1のカウンタ(1a)出方と前記第1のメモリ
(2a)出力の内容が一致したときに論理“1”の信号
を出力する比較器、 (2b)は出力用タイミングの波
形データを記憶する第2のメモリ、 (lb)は前記比
較器(3)出力が論理“1′のときカウントシ、カウン
ト内容を前記第1及び第2のメモリ(2a) (2b)
のアドレスとして出力する第2のカウンタである。
は前記第1のカウンタ(1a)出方と前記第1のメモリ
(2a)出力の内容が一致したときに論理“1”の信号
を出力する比較器、 (2b)は出力用タイミングの波
形データを記憶する第2のメモリ、 (lb)は前記比
較器(3)出力が論理“1′のときカウントシ、カウン
ト内容を前記第1及び第2のメモリ(2a) (2b)
のアドレスとして出力する第2のカウンタである。
また図中x8〜X s 、 T r〜T6は各部の信号
を示すための符号である。
を示すための符号である。
第2図は第1図に示した実施例の各部の信号波形の例を
示す図、第3図と第4図はそれぞれ第2図に示したタイ
ミングを発生させろ場合の第1のメモIJ (2m)及
び第2のメモ!J (2b)の内容を示す図である。
示す図、第3図と第4図はそれぞれ第2図に示したタイ
ミングを発生させろ場合の第1のメモIJ (2m)及
び第2のメモ!J (2b)の内容を示す図である。
次に動作について説明する。第1のカウンタ(1a)は
クロック信号T1を連続的にカウントすることによって
、クロックT1単位の時刻データX1を出力する。第1
のメモリ(2a)には出力タイミングの変化する時刻を
示すデータが記憶されている。
クロック信号T1を連続的にカウントすることによって
、クロックT1単位の時刻データX1を出力する。第1
のメモリ(2a)には出力タイミングの変化する時刻を
示すデータが記憶されている。
この時刻データと前記第1のカウンタ出力の一致を比較
器(3)で検出する。比較器(3)が時刻の一致を検出
すると、第2のカウンタ(1b)は1回カウントする。
器(3)で検出する。比較器(3)が時刻の一致を検出
すると、第2のカウンタ(1b)は1回カウントする。
第2のカウンタ(1b)出力は第1のメモリ(2a)の
アドレスとなっているため、第1のメモリ(2a)出力
の時刻は更新される。また、第2のカウンタ(1b)出
力は第2のメモリ(2b)のアドレスにもなっているた
め、第2のメモリ(2b)に記憶されている波形データ
も更新される。
アドレスとなっているため、第1のメモリ(2a)出力
の時刻は更新される。また、第2のカウンタ(1b)出
力は第2のメモリ(2b)のアドレスにもなっているた
め、第2のメモリ(2b)に記憶されている波形データ
も更新される。
この発明は以上説明したとおり、出力したいタイミング
の時刻データと波形データを別々のメモリに記憶するこ
とによって、メモリの容量を減らすことができる。この
効果は長周期のタイミングを高い精度で出力したい場合
特に有効である。
の時刻データと波形データを別々のメモリに記憶するこ
とによって、メモリの容量を減らすことができる。この
効果は長周期のタイミングを高い精度で出力したい場合
特に有効である。
また2時刻を変えずに波形を変えたい場合や、波形を変
えずに時刻を変えたい場合、その変更がきわめて容易に
行えるという効果もある。
えずに時刻を変えたい場合、その変更がきわめて容易に
行えるという効果もある。
第1図はこの発明の一実施例を示す図、第2図は波形例
を示す図、第3図、@4図はメモリ内容の例を示す図、
第5図は従来のタイミング信号発生装置を示す図、第6
図は波形例を示す図、第7図はメモリ内容の例を示す図
である。 図において、(1)はカウンタ、(2)はメモリ、(3
)は比較器である。またX1〜X、、T、〜T6は各部
の信号を示すための符号である。 なお、各図中同一符号は同−又は相当部分を示す。
を示す図、第3図、@4図はメモリ内容の例を示す図、
第5図は従来のタイミング信号発生装置を示す図、第6
図は波形例を示す図、第7図はメモリ内容の例を示す図
である。 図において、(1)はカウンタ、(2)はメモリ、(3
)は比較器である。またX1〜X、、T、〜T6は各部
の信号を示すための符号である。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- クロック信号を連続してカウントしカウント内容を出力
する第1のカウンタと、タイミング信号発生の時刻デー
タを記憶する第1のメモリと、前記第1のカウンタの出
力と前記第1のメモリの出力とが一致したときに論理“
1”の信号を出力する比較器と、この比較器の出力が論
理“1”のときカウントしカウント内容を前記第1のメ
モリのアドレスとして出力する第2のカウンタと、この
第2のカウンタの出力を入力しタイミング信号を発生す
る第2のメモリとを備えたことを特徴とするタイミング
信号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245667A JPS62105521A (ja) | 1985-11-01 | 1985-11-01 | タイミング信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245667A JPS62105521A (ja) | 1985-11-01 | 1985-11-01 | タイミング信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62105521A true JPS62105521A (ja) | 1987-05-16 |
Family
ID=17137022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245667A Pending JPS62105521A (ja) | 1985-11-01 | 1985-11-01 | タイミング信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105521A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6094525A (ja) * | 1983-10-28 | 1985-05-27 | Nec Corp | 時分割パルスパタ−ンジエネレ−タ |
-
1985
- 1985-11-01 JP JP60245667A patent/JPS62105521A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6094525A (ja) * | 1983-10-28 | 1985-05-27 | Nec Corp | 時分割パルスパタ−ンジエネレ−タ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62105521A (ja) | タイミング信号発生装置 | |
| JP3089646B2 (ja) | Pwm出力回路 | |
| JPS62105520A (ja) | タイミング信号発生装置 | |
| SU1462423A1 (ru) | Буферное запоминающее устройство | |
| SU1200335A1 (ru) | Буферное запоминающее устройство | |
| SU1259260A1 (ru) | Устройство управлени выборкой команд | |
| JPS6120295A (ja) | アドレス制御用集積回路 | |
| JP3013011B2 (ja) | バッファ回路 | |
| JPS6259328B2 (ja) | ||
| JPH0474736B2 (ja) | ||
| JPS6241438Y2 (ja) | ||
| JP3082545B2 (ja) | 速度変換回路 | |
| SU1314386A1 (ru) | Ассоциативное запоминающее устройство | |
| SU809358A1 (ru) | Буферное запоминающее устройство | |
| JPH01212911A (ja) | タイミング発生装置 | |
| JPS61143334U (ja) | ||
| JPS626481A (ja) | 可変長シフトレジスタ | |
| JPS5888411U (ja) | 交流信号発生器 | |
| JPS55153196A (en) | Semiconductor memory | |
| JPS5866438U (ja) | タイミング信号発生回路 | |
| JPH056214B2 (ja) | ||
| JPS58129618A (ja) | マイコン装置 | |
| JPS58159698U (ja) | 可変長シフトレジスタ回路 | |
| JPS62159038U (ja) | ||
| JPH0243645A (ja) | 記憶装置 |