JPS62109392A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPS62109392A JPS62109392A JP24931285A JP24931285A JPS62109392A JP S62109392 A JPS62109392 A JP S62109392A JP 24931285 A JP24931285 A JP 24931285A JP 24931285 A JP24931285 A JP 24931285A JP S62109392 A JPS62109392 A JP S62109392A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- transistor
- terminal
- circuit device
- ground plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電子回路基板にトランジスタを搭載した超高周波用の電
子回路装置において、 トランジスタを基板のアース面側に配室してトランジス
タの端子をアース面に直接接続することにより、 製造が簡便でありなからＳパラメータの特性を安定化さ
せたものである。
子回路装置において、 トランジスタを基板のアース面側に配室してトランジス
タの端子をアース面に直接接続することにより、 製造が簡便でありなからＳパラメータの特性を安定化さ
せたものである。
本発明は、電子回路基板にトランジスタを搭載した超高
周波用の電子回路装置に係り、特に、トランジスタの搭
載形態に関す。
周波用の電子回路装置に係り、特に、トランジスタの搭
載形態に関す。
例えば衛星通信用など数ＧＨｚ〜数１０ＧＨｚの超高周
波で使用される電子回路装置では、Ｓパラメータの特性
の安定性が設計上の重要な要因となる。
波で使用される電子回路装置では、Ｓパラメータの特性
の安定性が設計上の重要な要因となる。
そしてこの安定性は使用されるトランジスタの搭載形態
にも影響されるので、この点にも工夫が必要である。
にも影響されるので、この点にも工夫が必要である。
〔従来の技術と発明が解決しようとする問題点〕上記超
高周波用の電子回路装置に使用される代表的なトランジ
スタは第３図の斜視図に示す如くである。
高周波用の電子回路装置に使用される代表的なトランジ
スタは第３図の斜視図に示す如くである。
即ち、このトランジスタ１０は、通常電界効果トランジ
スタ（ＦＥＴ）が形成された半導体チップを封入したセ
ラミックのパッケージ本体１１から、リード状をなす端
子１２と１３が放射状に導出されてなっている。
スタ（ＦＥＴ）が形成された半導体チップを封入したセ
ラミックのパッケージ本体１１から、リード状をなす端
子１２と１３が放射状に導出されてなっている。
端子１２は通常アースに接続されるソースの端子であり
、端子１３は回路に接続されるゲートとドレインの端子
である。
、端子１３は回路に接続されるゲートとドレインの端子
である。
そしてトランジスタ１０は、セラミックなどからなる板
状基体の一生面にストリップラインの回路パターンをま
た反対主面にアース面を有する電子回路基板に搭載され
るのが一般である。
状基体の一生面にストリップラインの回路パターンをま
た反対主面にアース面を有する電子回路基板に搭載され
るのが一般である。
第４図は上記電子回路装置の第一の従来例のトランジス
タ搭載部を示す側断面図である。
タ搭載部を示す側断面図である。
同図において、１は電子回路基板、２は基板１の回路パ
ターン、３は基板１のアース面、である。
ターン、３は基板１のアース面、である。
また４はアース面３に繋がり基板１を貫通して設けられ
た内面メッキのスルーホールである。
た内面メッキのスルーホールである。
１−ランジスタ１０は、基ｉ１の回路パターン２側に配
置され、端子１２がスルーホール４にまた端子１３が回
路パターン２に接続されて搭載されている。
置され、端子１２がスルーホール４にまた端子１３が回
路パターン２に接続されて搭載されている。
このようにトランジスタ１０を搭載した電子回路装置は
、アース面３から端子１２に接続するスルーホール４が
インダクタンスとして作用するため、装置としてのＳパ
ラメータの特性が不安定になりがちである問題を有する
。
、アース面３から端子１２に接続するスルーホール４が
インダクタンスとして作用するため、装置としてのＳパ
ラメータの特性が不安定になりがちである問題を有する
。
このＳパラメータの特性を安定化した第二の従来例とし
て、第５図の側断面図にトランジスタ搭載部を示した電
子回路装置がある。
て、第５図の側断面図にトランジスタ搭載部を示した電
子回路装置がある。
この電子回路装置は、基板１に比較的大きな貫通孔５を
設けておき、トランジスタ１０を回路パターン２側に配
置して端子１３を回路パターン２に接続した後、基板１
をアース面３と同一電位になる金属筺体６に固定し、筺
体６に形成され貫通孔５に嵌入する突起６ａに端子１２
を接続したものである。
設けておき、トランジスタ１０を回路パターン２側に配
置して端子１３を回路パターン２に接続した後、基板１
をアース面３と同一電位になる金属筺体６に固定し、筺
体６に形成され貫通孔５に嵌入する突起６ａに端子１２
を接続したものである。
このようにトランジスタ１０を搭載した電子回路装置は
、突起６ａが先のスルーホール４より太くＳパラメータ
の特性が安定しているが、端子１２の接続が基板１を筺
体６に固定した後になり製造が複雑になる欠点がある。
、突起６ａが先のスルーホール４より太くＳパラメータ
の特性が安定しているが、端子１２の接続が基板１を筺
体６に固定した後になり製造が複雑になる欠点がある。
上記問題点は、一主面に回路パターンを有し反対主面に
アース面を有する電子回路基板の該アース面側に端子が
リード状をなすトランジスタが配置されて、該端子の中
の所定の端子が該アース面に直接接続されてなる本発明
の電子回路装置によって解決される。
アース面を有する電子回路基板の該アース面側に端子が
リード状をなすトランジスタが配置されて、該端子の中
の所定の端子が該アース面に直接接続されてなる本発明
の電子回路装置によって解決される。
Ｓパラメータの特性の安定性は、主として電子回路基板
のアース面からトランジスタの端子に至る間のインダク
タンス成分に支配され、その成分が小さいと安定になる
。
のアース面からトランジスタの端子に至る間のインダク
タンス成分に支配され、その成分が小さいと安定になる
。
上記形態にトランジスタを搭載することにより、トラン
ジスタの端子は他の部材を介在させることなしにアース
面に直接接続されるので上記インダクタンス成分が小さ
くなる。
ジスタの端子は他の部材を介在させることなしにアース
面に直接接続されるので上記インダクタンス成分が小さ
くなる。
また上記形態でトランジスタを搭載すれば、第二の従来
例の如く端子を筐体に接続すると言ったことの必要がな
いので製造が簡便である。
例の如く端子を筐体に接続すると言ったことの必要がな
いので製造が簡便である。
このことから本電子回路装置は、Ｓパラメータの特性が
安定化し且つ製造が簡便である。
安定化し且つ製造が簡便である。
第１図および第２図は、それぞれ本発明第一および第二
の実施例のトランジスタ搭載部を示す側断面図である。
の実施例のトランジスタ搭載部を示す側断面図である。
なお全図を通じ同一符号は同一対象物を示す。
第１図に示した第一の実施例となる電子回路装置は、ト
ランジスタ１０が電子回路基板１のアース面３側に配置
されて端子１２がアース面３に直接接続されている。そ
して端子１３は、基板１に設けられた貫通孔７を貫通し
て回路パターン２側に導出され回路パターン２に接続さ
れている。
ランジスタ１０が電子回路基板１のアース面３側に配置
されて端子１２がアース面３に直接接続されている。そ
して端子１３は、基板１に設けられた貫通孔７を貫通し
て回路パターン２側に導出され回路パターン２に接続さ
れている。
このようにトランジスタ１０をＦ−載した電子回路装置
は、第一の従来例と異なり端子１２がアース面３に直接
接続されているので、Ｓパラメータの特性が安定してお
り、然も第二の従来例と異なり製造が簡便である。
は、第一の従来例と異なり端子１２がアース面３に直接
接続されているので、Ｓパラメータの特性が安定してお
り、然も第二の従来例と異なり製造が簡便である。
第２図に示した第二の実施例となる電子回路装置は、第
一の実施例と同様に、トランジスタ１０が電子回路基板
１のアース面３側に配置されて端子１２がアース面３に
直接接続されている。そして端子１３は、回路パターン
２に繋がり基板１を１通して設けられたスルーホール８
にアース面３側で接続されている。
一の実施例と同様に、トランジスタ１０が電子回路基板
１のアース面３側に配置されて端子１２がアース面３に
直接接続されている。そして端子１３は、回路パターン
２に繋がり基板１を１通して設けられたスルーホール８
にアース面３側で接続されている。
このようにトランジスタ１０を搭載した電子回路装置は
、第一の実施例と同様に、Ｓパラメータの特性が安定し
ており然も製造が簡便である。
、第一の実施例と同様に、Ｓパラメータの特性が安定し
ており然も製造が簡便である。
以上説明したように本発明の構成によれば、電子回路基
板にトランジスタを搭載した超高周波用の電子回路装置
において、製造が簡便でありなからＳパラメータの特性
を安定化させる効果がある。
板にトランジスタを搭載した超高周波用の電子回路装置
において、製造が簡便でありなからＳパラメータの特性
を安定化させる効果がある。
第１図は本発明第一の実施例のトランジスタ搭載部を示
す＋Ｊｕ ｌ折面図、 第２図は本発明第二の実施例のトランジスタ搭載部を示
す側断面図、 第３図は代表的な超高周波用トランジスタの斜視図、 第４図は第一の従来例のトランジスタ搭載部を示す側断
面図、 第５図は第二の従来例のトランジスタ搭載部を示す側断
面図、 である。 図において、 １は電子回路基板、 ２は回路パターン、 ３はアース面、 ４．８はスル−ホール、 ５．７は貫通孔、 ６は金属筐体、 ６ａは６の突起、 １０はトランジスタ、 １１は１０のパッケージ本体、 １２．１３は端子、 である。 邦３ 図 第４図 ３５閃
す＋Ｊｕ ｌ折面図、 第２図は本発明第二の実施例のトランジスタ搭載部を示
す側断面図、 第３図は代表的な超高周波用トランジスタの斜視図、 第４図は第一の従来例のトランジスタ搭載部を示す側断
面図、 第５図は第二の従来例のトランジスタ搭載部を示す側断
面図、 である。 図において、 １は電子回路基板、 ２は回路パターン、 ３はアース面、 ４．８はスル−ホール、 ５．７は貫通孔、 ６は金属筐体、 ６ａは６の突起、 １０はトランジスタ、 １１は１０のパッケージ本体、 １２．１３は端子、 である。 邦３ 図 第４図 ３５閃
Claims (1)
- 【特許請求の範囲】 １）一主面に回路パターンを有し反対主面にアース面を
有する電子回路基板の該アース面側に端子がリード状を
なすトランジスタが配置されて、該端子の中の所定の端
子が該アース面に直接接続されてなることを特徴とする
電子回路装置。 ２）上記所定の端子以外の端子が、上記電子回路基板に
設けられた貫通孔を貫通して上記回路パターンに接続さ
れてなることを特徴とする特許請求の範囲第１項記載の
電子回路装置。 ３）上記所定の端子以外の端子が、上記回路パターンに
繋がり上記電子回路基板を貫通して設けられたスルーホ
ールに接続されてなることを特徴とする特許請求の範囲
第１項記載の電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24931285A JPS62109392A (ja) | 1985-11-07 | 1985-11-07 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24931285A JPS62109392A (ja) | 1985-11-07 | 1985-11-07 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109392A true JPS62109392A (ja) | 1987-05-20 |
Family
ID=17191117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24931285A Pending JPS62109392A (ja) | 1985-11-07 | 1985-11-07 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109392A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256455U (ja) * | 1988-10-19 | 1990-04-24 |
-
1985
- 1985-11-07 JP JP24931285A patent/JPS62109392A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0256455U (ja) * | 1988-10-19 | 1990-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880011914A (ko) | 전기 도전 캐리어 플레이트를 포함하는 집적회로 | |
| JPS62109392A (ja) | 電子回路装置 | |
| JPS6092829U (ja) | マイクロ波トランジスタの取付構造体 | |
| JPS6376446A (ja) | 半導体集積回路装置 | |
| JPH0416437Y2 (ja) | ||
| JP2570638B2 (ja) | 半導体用パッケージ | |
| JPH0445247Y2 (ja) | ||
| JPS6233361Y2 (ja) | ||
| JPS582058Y2 (ja) | 半導体接地装置 | |
| JPS6295840A (ja) | トランジスタ装置 | |
| JPS5910075B2 (ja) | 電界効果型トランジスタ | |
| JPS614436U (ja) | 半導体装置用パツケ−ジ | |
| JPS63174342A (ja) | 高周波半導体用外囲器 | |
| JPS58155847U (ja) | マイクロ波集積回路 | |
| JPH01246857A (ja) | 半導体装置 | |
| JPS5993148U (ja) | 樹脂封止型モジユ−ル | |
| KR960005969A (ko) | 반도체 패키지 | |
| JP2005353938A (ja) | 半導体装置 | |
| JPS60144265U (ja) | 高周波実装基板 | |
| JPH09153577A (ja) | 半導体装置のフレーム構造体 | |
| JPS63228647A (ja) | マイクロ波集積回路装置 | |
| JPS61194857A (ja) | 半導体装置 | |
| JPS5911450U (ja) | 集積回路素子の取付基板 | |
| JPS61174709A (ja) | セラミツクコンデンサ | |
| JPS604592B2 (ja) | 超高周波高出力半導体装置 |