JPS6376446A

JPS6376446A - 半導体集積回路装置

Info

Publication number: JPS6376446A
Application number: JP22141986A
Authority: JP
Inventors: Toshio Shino; 篠　敏生; Izumi Suwa; 諏訪　いずみ; Shigekazu Hori; 堀　重和
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-19
Filing date: 1986-09-19
Publication date: 1988-04-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的コ（産業上の利用分野）この発明は、モノリシックマイクロ波集積回路（以下、
ＭＭ　Ｉ　Ｃと記す）等の半導体集積回路をキャリアプ
レート等に据え付けてなる半導体集積回路に関する。

（従来の技術）近年、マイクロ波帯増幅器等においては、盛んにＭＭ　
Ｉ　Ｃ化が進められている。ＭＭＩＣは、電界効果トラ
ンジスタ（以下、ＦＥＴと記す）やダイオード等の半導
体素子と、キャパシタ、インダクタ及び伝送線路等の回
路素子を同一半導体基板上に集積化したものである。こ
のＭＭＩＣにおいては、接地用導体は、ＦＥＴ等が形成
されている基板面（以下、基板表面と記す）とは反対側
の面（以下、基板裏面と記す）に形成されている。

したがって、ＦＥＴのソース電極等を接地用導体との接
続が問題となる。

従来は、キャリアプレートに対して、基板裏面が該プレ
ートと対向するようにＭＭＩＣチップを据え付け５この
キャリアプレートと基板表面のソース電極等を金線でポ
ンディングすることにより、ソース電極等と接地用導体
とを接続するようにしていた。これに対し、近年、ＭＭ
ＩＣの開発が進むにつれ、基板に形成された貫通孔、い
わゆるピアホール（ｖｉａ　　Ｈｏ１ｅ＞を介してソー
ス電極等と接地用導体と接続する構成が開発されている
。

この構成によれば、パターン設計の自由度の向上、接地
インダクタンスの低減、チップ組立時間の短縮等多くの
効果が得られる。

第３図は貫通孔を使った接続構成の一例を示すものであ
る。図示の例は、半導体基板１１に形成された貫通孔１
２の内壁まで基板裏面に形成された接地導体１３を延ば
し、基板表面に形成されたソース電極等（以下、単に電
極と記す）１４と接続するようにしたものである。

しかし、この接続構成の場合、貫通孔１２の大部分がそ
のまま空間として残っている。この空間は、合金半田を
用いてＭＭＩＣチップをキャリアプレートに据え付ける
場合であっても、はとんど半田によって充填されること
はなく、そのまま残ってしまう。その結果、チップ組立
時の温度変化に応じて貫通孔１２内の空気が膨張、収縮
して電極１４が破れてしまう場合があるという問題があ
った。

この問題を解決するものとして考えられたのが、第４図
の接続揖成例である。図示の例は、電極１４側からめっ
き処理を施して貫通孔１２内にめっき金属層１５を形成
し、接地導体１２と電極１４を接続するようにしたもの
である。

このような接続構成によれば、貫通孔１２がめつき金属
層１５によってほぼ完全に埋め尽くされるので、チップ
組立時の温度変化によって電極１３が破られるというこ
とはない。

しかし、この接続構成をの場合、めっき金層４＠１４の
厚みをコントロールすることが難しく、しばしば第５図
に示すようにめっき金属層１４が基板裏面から売出して
しまうことがあった。このようになると、第６図に示す
ように、Ｍ〜ＩＩＣチップをキャリアプレート１６に据
え付けた場合、チップ全体がキャリアプレート１６から
浮き、接地用導体１３とキャリアプレート１６との接触
が不十分になるという問題があった。さらに、貫通孔１
２の大きさのばらつき等によるめっき金属層１５の厚み
のばらつきにより、この厚みの小ざい部分では全く接地
がとれなくなり、ＭＭＩＣの高周波特性が大幅に損なわ
れるという問題もあった。

（発明が解決しようとする問題点）以上述べたように接続用貫通孔を有する従来のＭＭＩＣ
装置においては、接地用導体とキャリアプレートとの良
好な接触を得ることができない場合があるという問題が
あった。

そこで、この発明は、接地用導体とキャリアプレートと
を常に良好に接触させることができる半導体集積回路装
置を提供することを目的とする。

［発明の構成］（問題点を解決するための手段）上記目的を達成するためにこの発明は、半導体集積回路
チップが据え付けられるチップ据付は体において、半導
体基板に形成された貫通孔に対応する位置に凹部を形成
するようにしたものである。

（作　用）上記構成によれば、めっき金属層の突出部を凹部に嵌め
込むことができるので、接地用導体とチップ据付は体と
を常に良好に接触させることができる。

（実施例）以下、凹面を参照してこの発明の一実施例を詳細に説明
する。

第１図はこの発明の一実施例の構成を示す平面図である
。

この第１図において、２１はキャリアプレートである。

このキャリアプレート２１の上には、ＭＭＩＣチップ２
２．５０Ω線路付入出力基板２３、チップコンデンサ２
４が据え付けられている。

ＭＭＩＣチップ２２上に形成されるＭＭｒＣは、２つの
ＦＥＴ２２１を使った２段増幅器である。

このＭＭＩＣチップ２２の半導体基板２２２において、
ＦＥＴ２２１のソース電極２２３（第２図参照）に対応
する位置には、貫通孔２２４が形成されている。

キャリアプレート２２において、上記貫通孔２２４に対
応する位置には、満２２１が形成されている。この１２
１１は、第２図の側断面図に示すように、貫通孔２１１
を埋めるめっき金属層２２５の突出部が嵌め込まれるよ
うになっている。

これにより、めっき金属層２２５が基板裏面から突出し
ているにもかかわらず、基板裏面に形成された接地用導
体２２６とキャリアプレート２１とを接触させることが
できる。また、これにより、めっき金ｆｉＡＨ２２５が
基板裏面から突出していない部分においても、接地用導
体２２６とキャリアプレート２１との接触がなされるこ
とになり、ＭＭ　Ｉ　Ｃの高周波特性の劣化を防ぐこと
ができる。

なお、この発明は凹部として溝２１１の代りに、例えば
穴を設けるようにしてもよい。

また、この発明は、めっき金属層２２５を使った接続構
成をもつものだけでなく、先の第３因のような接続構成
をもつものにも適用可能なことは勿論である。この場合
は、ｙＩ２１１が空気抜きの役目をするので、ソース電
極２２３が破れることはない。この効果は溝２１１の代
りに穴を用いた場合でも、この穴がキャリアプレートを
貫通していれば得られる。

また、チップ据付は体としては、プレート型のものに限
らず、パッケージ形のものであってもよいことは勿論で
ある。

［発明の効果］以上述べたようこの発明によれば、接地用導体とチップ
据付は体とを常に良好に接触させることができる半導体
集積回路装置を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す平面間、第２
図は同じく側断面図、第３図は従来の半導体集積回路装
置の一例の構成を示す側断面図、第４因は同じく他の例
を示す側断面図、第５図及び第６図は第４図の問題を説
明するために示す側断面図である。２１・・・キャリアプレート、２１１・・・溝、２２２
・・・半導体基板、２２３・・・ソースＮ極、２２４・
・・貫通孔、２６・・・接地用電極。出願人　代理人　弁理士　鈴江武彦第　２　図第　３　図第　４　図

Claims

【特許請求の範囲】　半導体基板の一方の面に形成された電気回路と他方の
面に形成された電気回路が、上記半導体基板に形成され
た貫通孔を介して電気的に接続された半導体集積回路チ
ップと、この半導体集積回路チップが据え付けられるチップ据付
け体と、このチップ据付け体において、上記貫通孔に対応する位
置に形成された凹部とを具備したことを特徴とする半導
体集積回路装置。