JPS6210949A - 送受信装置 - Google Patents

送受信装置

Info

Publication number
JPS6210949A
JPS6210949A JP14961485A JP14961485A JPS6210949A JP S6210949 A JPS6210949 A JP S6210949A JP 14961485 A JP14961485 A JP 14961485A JP 14961485 A JP14961485 A JP 14961485A JP S6210949 A JPS6210949 A JP S6210949A
Authority
JP
Japan
Prior art keywords
signal
power
slave station
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14961485A
Other languages
English (en)
Other versions
JPH0553342B2 (ja
Inventor
Tadahiko Nakamura
忠彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOHO ELECTRON KK
Original Assignee
TOHO ELECTRON KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOHO ELECTRON KK filed Critical TOHO ELECTRON KK
Priority to JP14961485A priority Critical patent/JPS6210949A/ja
Publication of JPS6210949A publication Critical patent/JPS6210949A/ja
Publication of JPH0553342B2 publication Critical patent/JPH0553342B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は伝送路を介して親局と子局との間でデータ信号
の送受信を行なう送受信装置に関するものである。
〔従来技術〕
従来のこの種の送受信装置は、親局と子局との間で一対
の伝送路を用いてデータ信号の伝送を行なうので、電力
線を利用してのデータ信号の伝送とは異なシ子局にデー
タ信号の変調回路及び復調    ゛回路を設ける必要
がないという利点があるが、反面、子局に電力線を引込
んでその交流電源から直流電源を得るようにしなければ
ならず、子局に交流電源設備を設ける必要があった。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、その目的は
、子局に交流電力設備を設ける必要がなく、それだけ設
備費の低減を図ることができる送受信装置を提供するに
ある。
〔発明の要約〕
本発明は、現局から伝送路に一定の時間間隔を置いて計
数パルスを伝送するとともに所定の計数パルス間の領域
において電力用交番信号を伝送し、子局においては、前
記電力用交番信号を基に直流電源を得るとともに、前記
計数パルス値から電力用交番信号の存在しない計数パル
ス間の領域を判別してその判別した領域を利用して前記
伝送路を介してデータ信号な前記親局に選択的に伝送し
若しくは親局との間で互いに選択的に伝送する構成に特
徴を有する。
〔実施例〕
以下本発明の一実施例につき図面を参照しながら説明す
る。
全体の電気的構成を示す第1図において、1は親局であ
シ、先ずこれについて述べる。2はマイクロコンピュー
タからなる制御回路であシ、これは、発振器を有してい
てその発振出力を分周することにより一定周期のクロッ
クパルスを発生するクロックパルス発生回路と、このク
ロックパルス発生回路からのクロックパルスが与えられ
てカウント動作する16進の第1のカウンタと、この第
1のカウンタのカウント値(カウント領域)に応じて正
(+)及び負(−)の直流電源電圧を断続させて第3図
(b)に示す信号を出力端子01゜02間に出力する出
力回路とを備えている。即ち、制御回路2は、第3図(
b)で示すように、第1のカウンタのカウント値が「0
」及び「1」の時には計数パルスたる負(−)極性の矩
形波のリセットパルスPOを出力し、その後は第1のカ
ウンタのカウント値が「0」及び「1」となる毎に計数
パルスたる正(+)極性の矩形波のカウントパルスP1
.P2 、B5 、B4及びB5(WJ2図参照)を順
次出力するようになっている。そして、制御回路2は、
第2図に示すように、一定の時間間隔を置いて出力する
リセットパルスPO及びカウントパルスP1乃至P5の
内、リセットパルスPOとカウントパルスP1との間、
カウントパルスP2とB3との間及びカウントパルスP
4.!:P5との間を夫々第1.第2及び第3のデータ
伝送用領域A> 、A2及びA3と設定し、又、カウン
トパルスP1とB2との間、カウントパルスP5とB4
との間及びカウントパルスP5と次のりセットパμスP
Oとの間を夫々第1.第2及び第5の電力伝送用領域B
1.B2及びB3と設定して、その各電力伝送用領域B
1.B2及びB5においては第1のカウンタの1力ウン
ト領域分(1ビツト)の半分即ち172ビツトのパルス
幅を有する正(+)ffl性、負(−)極性交互に生ず
る矩形波状の電力用交番信号Sa、・・・及びS’b、
・・・(第3図(a)及び(b)参照)を出力するよう
になっている。尚、制御回路2は後述するようにリセッ
トパルスPO,カウントパμスP1乃至P5をカウント
する第2のカウンタを有する。そして、制御回路2にお
いて、一方の出力端子01は正極性の信号を通すダイオ
ード3及び非常停止用リレー4を直列に介して入出力端
子5・、6の内の一方の入出力端子5に接続され、他方
の出力端子o2は他方の入出力端子乙に接続さ′れてお
シ、又、前記ダイオード3及び非常停止用リレー4の直
列回路に並列に負極性の信号を通すダイオード7及び起
動用リレー8の直列回路が接続されている。9はフォト
カプラ等を備えた正極性信号検出回路であシ。
これは、入力端子が入出力端子5及び乙に接続され、正
極性の信号を検出して出力端子からこれに応じた検出信
号として出力するようになっている。
10はフォトカプラ等を備えた負極性信号検出回路であ
シ、とれは、入力端子が入出力端子5及び6に接続され
、負極性の信号を検出して出力端子からとれに応じた検
出信号として出力するようになっている。そして、これ
らの正極性信号検出回路9及び負極性信号検出回路10
において、各一方の出力端子は制御回路2の入力端チェ
1及び工2に夫々接続されており、各他方の出力端子は
アースされている。この場合、制御回路2は、正極性信
号検出回路9及び負極性信号検出回路10からの信号を
受けて後述するように動作し、56個の負荷に対応する
36個の出力端子111,112、・・・1136に駆
動信号を選択的に出力するようになっている。又、前記
非常停止用リレー4は、第1のカウンタの16ビツト分
の遅延復帰特性を有するもので、復帰すると負荷の電源
回路が開路されるようになっている。更に、起動用リレ
ー8は、16ビツト分の遅延復帰特性を有するもので、
動作すると出力端子11111121・・・1136に
対する駆動信号の出力が可能になるように設′定されて
いる。
さて、子局12について同第1図に従って述べる。15
及び14は入出力端子であシ、これらは一対の伝送路l
a及びL’bを介して前記現局1の入出力端子5及び6
に夫々接続されている。そして、入出力端子1′5は非
常停止用スイッチ15及び正極性の信号を通すダイオー
ド16を介して全波整流回路17の交流入力端子の一一
方に接続され、入出力端子14は全波整流回路17の交
流入力端子の他方に接続されている。又、全波整流回路
17の直流出力端子は定電圧安定化回路18の入力端子
に接続され、更に、この定電圧安定化回路18において
、その正出力端子は正(十]の直流電源端子19に接続
され、負出力端子はアースされている。20はフォトカ
プラ等を備えた正極性信号検出回路であ夛、これは、入
力端子がダイオード16のアノード及び入出力端子14
に接続され、正極性の信号を検出して出力端子からこれ
に応じた検出信号として出力するようになっている。2
1はフォトカプラ等を備えた負極性信号検出回路であシ
、これは、入力端子がダイオード16のアノード及び入
出力端子14に接続され、負極性の信号を検出して出力
端子からこれに応じた検出信号として出力するようにな
っている。そして、これらの正極性信号検出回路20及
び負極性信号検出回路21において、各一方の出力端子
はマイクロコンピュータからなる制御回路22の入力端
チェ1及び工2に夫々接続されており、各他方の出力端
子はアースされている。この制御@路22は、図示はし
ないが、前記親局10制御回路2が有するクロックパル
ス発生回路と同一周期でクロックパルスを発生するクロ
ックパルス発生回路及びこノクッックパルス発生回路か
らのクロックパルスが与えられてカウント動作する第1
のカウンタを備えて、後述するように動作するようにな
っている。そして、この制御回路22は56個の出力端
子01乃至Os6を有するもので、これらの出力端子0
1,02 、Os 、04.−Os s 、Osbはア
ンド回路251.232,253,254゜・・・25
55.’1556の第1の入力端子に夫々5接続されて
おシ、又、これらのアンド回路251゜252*253
t254t・・・255Sa2556の他方の入力端子
はデータ入力端子241,242*24’+2441・
・・2151216に夫夫接続されている。この場合、
データ入力端子241乃至2456は前記親局1側の5
6個の負荷に1対1で対応するもので、自己に対応する
負荷を駆動させる時にはハイレベルの駆動指令信号が与
えられるようになっている。更に、アンド回路251e
25s、・・・2535の出力端子はオア回路25の各
入力端子に接続され、アンド回路252.254.・・
・2536の出力端子はオア回路26の各入力端子に接
続されておシ、オア回路25の出力端子はインバータ回
路27.抵抗28及びフォトカプラ29の図示極性の発
光ダイオード29aを介して直流電源端子19に接続さ
れ、オア回路26の出力端子はインバータ回路50.抵
抗51及びフォトカプラ52の図示極性の発光ダイオー
ド52fLを介して直流電源端子19に接続されている
。55は前記アンド回路251乃至2536、オア回路
25及び26.インバータ回路27及び50.抵抗28
及び51.フォトカプラ29及び52を構成の一部とす
る伝送手段たる伝送回路で6jD、以下これについて述
べる。54はP   。
NP形のトランジスタであシ、そのエミッタは二分岐さ
れ、その一方の分岐端は図示極性のダイオード35を介
してダイオード16のアノードに接続され、他方の分岐
端はコンデンサ56を介して入出力端子14に接続され
ておシ、コレクタは図示極性のダイオード37を介して
ダイオード16のアノードに接続されており、又、ペー
スは前記フォトカプラ29のフォトトランジスタ291
)のコレクタ、エミッタ間を介して入出力端子14に接
続されている。38はNPN形のトランジスタであシ、
そのエミッタは二分岐され、その一方の分岐端は図示極
性のダイオード39を介してダイオード16のアノード
に接続され、他方の分岐端はコンデンサ40を介して入
出力端子14に接続されておシ、コレクタは図示極性の
ダイオード41を介してダイオード16のアノードに接
続されておシ、又、ペースは前記フォトカプラ52のフ
ォトトランジスタ52bのエミッタ、コレクタ間を介し
て入出力端子14に接続されている。尚、前記データ入
力端子24112421243#244、・・・245
512456は図示極性のダイオード42−19422
1421114241・・・4235.42S6を各別
に介して共通に接続されておシ、その共通接続点は起動
用リレー45を介してアースされておシ、そして、この
起動用リレー43の常開接点45aは負極性の信号を通
すダイオード44と直列に接続されて前記ダイオード1
6に並列に接続されている。
次に、本実施例の作用につき第2図及び第3図をも参照
しながら説明する。
例えば、親局1において電源をオンするとともに子局1
2においてデータ入力端子241乃至2456の内の所
望のデータ入力端子にハイレベルの駆動指令信号を与え
て運転を開始させると、子局12においては起動用リレ
ー43が通電されて常開接点45aを閉成するようにな
シ、又、親局1の制御回路2は第3図(b)で示すよう
な9:セットパμスPa、カウントパルスp1 、P2
 、Ps 、P4 、Ps 、電力用交番信号Sa、・
・・及びSb、・・・を伝送路La、Lbに出力するよ
うになシ、これらは子局12において入出力端子15.
14及びダイオードL6 、44を介して全波整流回路
17に与えられて、これによシ全波整流さ゛れた後定電
圧安定化回路18によシ定電圧安定化され、以て、直流
電源端子19とアースとの間に定電圧の直流電源として
出力されるようにな)、との直流電源が子局12の各回
路に供給される。又、正極性のカウントパルスP1.P
2.・・・Ps及び電力用交番信号Sa、・・・はダイ
オード55を介してコンデンサ36に加えられるように
なシ、コンデンサ36は図示極性に充電されるとともに
、負極性のリセットパルスPO及び電力用交番信号Sb
・・・はダイオード59を介してコンデンサ40.に加
えられるようになシ、コンデンサ40は図示極性に充電
される。一方、親局1の制御回路2から、リセットパル
スPO,カウントパルスPI、P2゜・・・Ps、電力
用交番信号Sa、・・・及びSb、・・・が出力される
と、正極性のカウントパルスP1.P2、・・・Ps及
び電力用交番信号Sa、・・・により非常停止用リレー
4が通電されて動作し、以て、負荷の電源回路が閉路さ
れ、又、負極性のリセットパルスPO及び電力用交番信
号Sb、・・・によ多起動用リレー8が通電されて動作
し、以て、出力端子111乃至1156に対する駆動信
号の出力が可能となる。一方、親局1の制御回路2から
リセットパルスPaが出力されると、この時に制御回路
2内の第2のカウンタが「0」にリセットされ、これに
より制御回路2は第2図及び第3図に示すように第1の
データ伝送用領域A1であると判別するとともに、この
リセットパルスPOを子局12の負框性信号検出回路2
1が検出してこれに応じた検出信号を出力するようにな
シ、従って、制御回路22の入力端子よりにはリセット
パルスPOが与えられたことになって、制御回路22内
の第2のカウンタが「0」にリセットされ、これによっ
て制御回路22は第1のデータ伝送用領域A1であると
判別する。そして、子局12において、制御回路22の
入力端子よりにリセットパルスPOが与えられると、該
制御回路22はリセットパルスPaの立上シに同期して
第1のカウンタを駆動するようになシ、従って、第1の
カウンタは親局1の第10カウンタと同期した関係でカ
ウント動作を開始する。その後、制御回路22は、第1
のカウンタのカウント値が親局1の第1のカウンタのカ
ウント値r3J 、r5J 、r7J 、rl 1」及
び「13」に同期するカウント値となった時に夫々に対
応する奇数番の出力端子から同期パルスSPk 、SP
s 、SPs 、SF3 、SP?及びSP+1(第3
図(a)参照)を出力するとともに、カウント値r4J
  、r6J  、r8J 、rl 2」、及び「14
」に同期するカウント値となった時に夫々に対応する偶
数番の出力端子から同期パルスS P 2 r S P
 a v S P 6+ S P a r S P s
 o及びSPM2(第3図(e)参照)を出力す゛るよ
うになる。そして、子局12から親局1に対してデータ
信号の伝送が必要な時には、データ入力端子241乃至
2436の内の必要な負荷に対応するデータ入力端子に
ハイレベμの駆動指令信号が与えられるようになってお
シ、今、56個の全ての負荷に対してデータ入力端子2
41乃至2456から駆動指令信号DSl乃至DS36
が与えられているとする。而して、制御回路22の出力
端子Q1から同期パルスSPtが出力されると、アンド
回路253の出力信号はハイレベルとなシ、このハイレ
ベルの出力信号がオア回路25を介して与えられるイン
バータ回路27の出力信号がロウレベルとなシ、フォト
カプラ29の発光ダイオード29aに直流電源端子19
から電流が流れて該発光ダイオード291Lが発光する
。この発光ダイオード29aの発光によシフオドトラン
ジスタ29bがオンし、これに応じてトランジスタ54
がオンするようになシ、コンデンサ56の充電電圧がト
ランジスタ34のエミッタ、コレクタ間及びダイオード
37を介して入出力端子15.14間に正極性の矩形波
のデータ信号D1(第5図(C)参照)として出力され
ることになシ、このデータ信号D1が、第3図(a)で
示すように、第1のデータ伝送用領域A1を利用して伝
送路La。
Lbを経て親局1に伝送される。そして、親局1におい
ては、このデータ信号D1を正極性信号検出回路9が検
出してこれに応じた検出信号を出力するようにzb、従
って、制御回路2の入力端チェ1にはデータ信号D1が
与えられることになる。
これにより、制御回路2は、このデータ信号D1を第1
のカウンタのカウント値「3」に同期して受信するよう
になシ、この時の第2のカウンタのカウント値が「0」
であることから第1番目の負荷に対するものと判断して
出力端子111にハイレベルの駆動信号を出力するよう
になシ、第1番目の負荷が駆動さする。更に、子局22
の出力端子02から同期パルスSP2が出力されると、
アジド回路232の出力信号はへイレベμとなシ、この
ハイレベμの出力信号がオア回路26を介して与えられ
るインバータ回路30の出力信号がロウレベルとなシ、
フォトカプラ520発光ダイオード52aに直流電源端
子19から電流が流れて該発光ダイオード52aが発光
する。この発光ダイオニド52aの発光によシフオドト
ランジスタ52bがオンし、これに応じてトランジスタ
58がオンするようになシ、コンデンサ40の充電電圧
がダイオード41及びトランジスタ38のコレクタ、エ
ミッタ間を介して入出力端子14.15間に負極性の矩
形波の       データ信号D2(第3図(0)参
照)として出力されることになシ、このデータ信号D2
が、第3図(a)で示すように、第1のデータ伝送用領
域A1を利用して伝送路LarLt)を経て親局1に伝
送される。
そして、親局1においては、このデータ信号D2を負極
性信号検出回路10が検出してこれに応じた検出信号を
出力するようになシ、従って、制御回路2の入力端チェ
2にはデータ信号D2が与えられたことになる。これに
よシ、制御回路2は、このデータ信号D2を第1のカウ
ンタのカウント値「4」に同期して受信するようになシ
、この時の第2のカウンタのカウント値が「0」である
ことから第2番目の負荷に対応するものと判断して出力
端子112にハイレベルの駆動゛信号を出力するように
なシ、第2番目の負荷が駆動されるへ以下、同様にして
、子局12における制御回路22が同期信号SPs 、
SF3 、・・・5P12を出力する毎にデータ用交番
信号たるデータ信号D 5 、、 D4、・・・DI2
が伝送路LIL、Ll)に伝送され、これを親局1にお
ける制御回路2が受信して第3番目、第4番目、・・・
第12番目の負荷を順次駆動させるようになる。その後
、親局1の制御回路2はカウントパルスP1を出力する
ようになル、これによって制御回路2の第2のカウンタ
のカウント値は「1」となシ、制御回路2は第1の電力
伝送用領域B1であると判別する。又、このカウントパ
ルスP1は子局12の正極性信号検出回路21に与えら
れるので、該正極性信号検出回路21はこれに応じた検
出信号を出力することになシ、従って、制御回路22の
入力端チェ1にはカウントパルスP1が与えられたこと
になる。尚、制御回路2及び12は、カウントパルスP
1とデータ信号D1.Ds 、・・・Dllとの相違を
前者は2ビット分及び後者は1ビット分であるというパ
ルス幅の相違で判別するようになっておシ、リセットパ
ルスPOとデータ信号D2 、D4 、・・・D12と
の相違についても同様である。これによシ、制御回路2
2の第2のカウンタのカウント値は「1」となシ、制御
回路22は第1の電力伝送用領域B1であると判別する
。そして、親局1における制御回路2はこの第1の電力
伝送用領域B1を利用して電力用交番信号3a、・・・
及びSb、・・・を伝送するようになシ(第3図(b)
参照)、これが子局12に伝送される。この電力用交番
信号Sa、・・・及びSb、・・・は正極性信号検出回
路9及び負極性信号検出回路10を介して制御回路2の
入力端チェ1及び■2に与えられるとともに正極性信号
検出回路20及び負極性信号検出回路21を介して制御
回路220入力端子■1及び工2に与えられるが、制御
回路2及び22においては、第2のカウンタのカウント
値が「1」であること並びに電力用交番信号Sa、・・
・及びSb、・・・のパルス幅はカウントパルスP1.
データ信号D1.D3.・・・Dll及びリセットパル
スPa、データ8号D2tD4.・・・Df2のパルス
幅よシ小なる172ビツトであることによシカウンタパ
ルス、リセットパルス及びデータ信号とは判定しない。
その後は、制御回路2はカウントパルスP2を出力する
ようになシ、制御回路2及び22の各第2のカウンタの
カウント値は「2」となシ、制御回路2及び22は第2
のデータ伝送用領域A2であると判定する。
これによシ、子局12の制御回路22は第15番目以降
の負荷に対する同期信号5P1s 、5P14I・・・
を出力し、これに応じてデータ信号D13゜D14.・
・・が伝送路La、Lbに伝送されるようになシ、親局
1において第13番目以降の負荷が順次駆動される。以
下同様にして、制御回路2がカウントパルスP5を出力
した時には第2の電力伝送用領域B2と判別して、電力
用交番信号の伝送が行なわれ、制御回路2がカウントパ
ルスP4を出力した時には第3のデータ伝送用領域A3
と判定して子局12によるデータ信号の伝送が行なわれ
、この第5のデータ伝送用領域A5において子局12が
同期パルスSP3 s 、SPs bに基づきデータ信
号D35.D56の伝送を行なった時には親局1の第3
5番目、第56番目の負荷が駆動されるようになシ、そ
の後、制御回路2がカウントパルスP5を出力した時に
は第5の電力伝送用領域B5と判別して電力用交番信号
の伝送が行なわれ、そして、制御回路2が次のリセット
パルスPaを出力すると1サイクルの動作が終了し、前
述同様の次の1サイクルの動作が開始される。
以上は、データ入力端子241乃至2436に駆動指令
信号DSl乃至D356を与えて36個の負荷を全て駆
動させる場合について述べたものであるが、データ24
1乃至2436に駆動指令信号DSl乃至DS56を選
択的に与えるようにすれば、36個の負荷を選択的に駆
動させることができる。
尚、以上のような運転中において子局12の非常停止用
スイッチ15を開放させた場合には、親局1における非
常停止用リレー4には正極性のカウントパルスP1.P
2 、・・・P5及び電力用交番信号Sa、・・・が与
えられなくなるので、非常停止用リレー4は16ビツト
の遅延時間後に復帰して負荷の電源回路を開路し、全て
の負荷を停止させることになる。
このように本実施例によれば、親局1から伝送路La、
LbにリセットパルスPa、カウントパルスp1.P2
 、・・・P5の他に電力用交番信号Sa、・・・及び
Sb、・・・を出力させ、これらを子局12において整
流し定電圧安定化して直流電源を得るようにしたので、
子局12に直流電源を得るための交流電源設備を設ける
必要はなく、それだけ、子局12を小形にして安価に製
作し得、全体としての設備費の低減を図ることができる
しかも、本実施例によれば、リセットパルスPO,カウ
ントパルスP1.B2 、・・・B5の相互間をデータ
伝送用領域A1.A2 、A5と電力伝送用領域B1.
B2 、Bsとに交互になるように区分して、データ伝
送用領域AI 、A2 、ASを利用してデータ信号D
I 、D2 、・・・D36の伝送を行なうとともに電
力伝送用領域Bt 、B2 、B3を利用して電力用交
番信号Sa、・・・及びSb、・・・の伝送を行なうよ
うにしたので、伝送路L&、Lbに電力用交番信号Sa
、・・・及びSb、・・・を伝送させるようにしてもデ
ータ信号の送受信動作には何ら支障がなく確実に送受信
動作を行なえるものであシ、加えて、データ信号に変調
を加える方式とは異なフ親局1及び子局12に変調回路
、復調回路を設ける必要もない。
尚、上記実施例においてはデータ伝送用領域A1、A2
及びA3において子局12から親局1に対してデータ信
号を伝送するようにしたが、例えばこれらのデータ伝送
用領域A1.A2及びA5の内の1つを利用して親局1
から子局12に対してデータ信号の伝送を行なうように
してもよく、或いは、子局を複数個例えば5個伝送路L
a、Lbに接続してこれらの子局にデータ伝送用領域A
1、A2及びA5を夫々割轟てて親局に対するデータ信
号の伝送を行なわせるようにしてもよい。
又、上記実施例ではデータ伝送用領域A1.A2、A3
と電力伝送用領域B1 、B2 、Bsとを交互に形成
するようにしたが、例えばデータ伝送用領域を電力伝送
用領域の1つ置き若しくは2つ置きに形成するようにし
てもよく、更には、1サイクル中のデータ伝送用領域及
び電力伝送用領域の数は適宜選定し得るものである。
その他、本発明は上記し且つ図面に示す実施例にのみ限
定されるものではなく、例えばデータ用及び電力用交番
信号は矩形波に限定されるものではない等、要旨を逸脱
しない範囲内で適宜変形して実施し得ることは勿論であ
る。
〔発明の効果〕
本発明は以上説明したように、親局から伝送路に電力用
交番信号を供給し、子局はこの電力用交番信号を基に直
流電源を得るようにしたので、子局に直流電源を得るた
めの交流電源設備を設ける必要がなく、設備費の低減を
図シ得るものであシ、しかも、データ信号を伝送する領
域と電力用交番信号を伝送する領域とを計数パルスによ
って区分するようにしたので、データ信号の伝送を確実
に行なうことができるという優れた効果を奏するもので
ある。
【図面の簡単な説明】
図面は本発明の一実施例を示し、第1図は電気的構成説
明図、第2図は信号区分を示す図、第3図(a)乃至(
θ)は各部の信号波形図である。 図面中、1は親局、2は制御回路、9は正極性信号検出
回路、10は負極性信号検出回路、12は子局、17は
全波整流回路、20は正極性信号検出回路、21は負極
性信号検出回路、22は制御回路、55は伝送回路(伝
送手段)を示す。

Claims (1)

  1. 【特許請求の範囲】 1、伝送路に計数パルスを一定の時間間隔を置いて順次
    伝送するとともに所定の計数パルス間の領域において電
    力用交番信号を伝送する親局と、前記伝送路に接続され
    前記電力用交番信号を基に直流電源を得る子局とを備え
    、前記子局は前記計数パルス値から電力用交番信号の存
    在しない計数パルス間の領域を判別してその判別した領
    域を利用してデータ信号を前記伝送路を介し前記親局に
    選択的に伝送し若しくは親局との間で互いに選択的に伝
    送するようになつていることを特徴とする送受信装置。 2、データ信号は電力用交番信号より周期の大なる交番
    信号であることを特徴とする特許請求の範囲第1項に記
    載の送受信装置。 3、計数パルス相互間は電力用交番信号が存在する領域
    と存在しない領域とが交互になつていることを特徴とす
    る特許請求の範囲第1項に記載の送受信装置。
JP14961485A 1985-07-08 1985-07-08 送受信装置 Granted JPS6210949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14961485A JPS6210949A (ja) 1985-07-08 1985-07-08 送受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14961485A JPS6210949A (ja) 1985-07-08 1985-07-08 送受信装置

Publications (2)

Publication Number Publication Date
JPS6210949A true JPS6210949A (ja) 1987-01-19
JPH0553342B2 JPH0553342B2 (ja) 1993-08-09

Family

ID=15479056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14961485A Granted JPS6210949A (ja) 1985-07-08 1985-07-08 送受信装置

Country Status (1)

Country Link
JP (1) JPS6210949A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6460131A (en) * 1987-08-31 1989-03-07 Matsushita Electric Industrial Co Ltd Signal transmitter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158558A (en) * 1980-05-13 1981-12-07 Canon Inc Digital communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158558A (en) * 1980-05-13 1981-12-07 Canon Inc Digital communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6460131A (en) * 1987-08-31 1989-03-07 Matsushita Electric Industrial Co Ltd Signal transmitter

Also Published As

Publication number Publication date
JPH0553342B2 (ja) 1993-08-09

Similar Documents

Publication Publication Date Title
US8004255B2 (en) Power supply for IGBT/FET drivers
JP2000209872A (ja) 発電機および発電機装置
EP4060356A1 (en) Device and method for inspecting relay, and charging pile
US12244219B2 (en) Cascade circuit, control method and integrated circuit thereof
JP3140936B2 (ja) 双方向同時通信方法とその通信装置およびその通信方法を用いたプログラマブルコントローラ
JPS6210949A (ja) 送受信装置
KR860000985B1 (ko) 시리얼 신호 전송장치
US3768000A (en) Stepped sinusoidal-like waveform generating inverter circuit
EP1475881A2 (en) Power converter
US3863131A (en) Chopper transistor driver and feedback circuit for regulated dc to dc power converters using separate input and output grounds
US11921538B2 (en) Method for operating at least two inverters connected to a direct current network and motor vehicle
US3407348A (en) Logic and control circuit
KR102069470B1 (ko) 3 레벨 통신에 의한 전이중방식 통신 장치
JPS61253942A (ja) 送受信装置
JPS6289476A (ja) 多出力コンバ−タの過電圧保護回路
JPH0119592Y2 (ja)
JPH0412602A (ja) 電鉄用電動機主回路
JPH08317647A (ja) 部分共振コンバータ回路の駆動回路
JP2010078197A (ja) 通信装置及びそれを備えた空気調和機
SU1757087A1 (ru) Формирователь импульсов
JPS5812560Y2 (ja) インバ−タ装置用制御装置
SU1662002A1 (ru) Формирователь бипол рных импульсов
JPS60229548A (ja) シリアルデ−タ転送装置
SU1410224A1 (ru) Формирователь мощных импульсов управлени вентил ми преобразовател
SU785960A1 (ru) Триггерное устройство

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term