JPS62121982A - 磁気バブルメモリデバイスのグランド線の固定構造 - Google Patents
磁気バブルメモリデバイスのグランド線の固定構造Info
- Publication number
- JPS62121982A JPS62121982A JP60261002A JP26100285A JPS62121982A JP S62121982 A JPS62121982 A JP S62121982A JP 60261002 A JP60261002 A JP 60261002A JP 26100285 A JP26100285 A JP 26100285A JP S62121982 A JPS62121982 A JP S62121982A
- Authority
- JP
- Japan
- Prior art keywords
- shield case
- ground wire
- memory device
- welding
- bubble memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は磁気バブルメモリデバイス番こおけるグランド
線とシールドケースとの固定構造に関する。
線とシールドケースとの固定構造に関する。
磁気バブルメモリデバイスとして、例えば特開昭５６−
６８９８５号公報ｌこ示すものが知られている。
６８９８５号公報ｌこ示すものが知られている。
第１図は、従来の磁気バブルメモリデバイスのシールド
ケース１とグランド線２の関係を示す。
ケース１とグランド線２の関係を示す。
グランド線２は、磁気バブルメモリチップ（以下チップ
という）と駆動回路のグランドを取ること以外にシール
ドケース１１こある電位を持たせることも兼るため、チ
ップから２４このリードを引き出し、一方のリードピン
は回路側、即ち、バブルのクリア及び永久磁石の着磁調
整を行うためのＺコイルイこ、他方のり−ドピンはシー
ルドケース１との接続を行なう必要がある。
という）と駆動回路のグランドを取ること以外にシール
ドケース１１こある電位を持たせることも兼るため、チ
ップから２４このリードを引き出し、一方のリードピン
は回路側、即ち、バブルのクリア及び永久磁石の着磁調
整を行うためのＺコイルイこ、他方のり−ドピンはシー
ルドケース１との接続を行なう必要がある。
前記グランド線と回路基板との接続は、他のリード線と
同様−こはんだ接続が行なわれている。
同様−こはんだ接続が行なわれている。
一方、グランド線２とシールドケース１との接続は、シ
ールドケース１の材質がパーマロイであり、はんだ付け
が困難であるので、溶接性、作業性が良好な抵抗溶接が
用いられている。しかし、この方法は、第２図（こ示す
ようｌこ、シールドケース１とグランド線２とを抵抗溶
接電極３で加圧通電すると、シールドケース１１こ大電
流（約ＩＫＡ）が流れ、シールドケース１の周囲【Ｃ磁
界が発生する。この磁界はチップ４（こ影響を及ぼし、
チップ４の情報を破壊するという問題点があった。また
溶接３こよって抵抗溶接電極３が摩耗するので、交換作
業を必要とする。
ールドケース１の材質がパーマロイであり、はんだ付け
が困難であるので、溶接性、作業性が良好な抵抗溶接が
用いられている。しかし、この方法は、第２図（こ示す
ようｌこ、シールドケース１とグランド線２とを抵抗溶
接電極３で加圧通電すると、シールドケース１１こ大電
流（約ＩＫＡ）が流れ、シールドケース１の周囲【Ｃ磁
界が発生する。この磁界はチップ４（こ影響を及ぼし、
チップ４の情報を破壊するという問題点があった。また
溶接３こよって抵抗溶接電極３が摩耗するので、交換作
業を必要とする。
本発明の目的は、チップの情報を破壊することなしｌこ
グランド線をシールドケースに接続することができる磁
気バブルメモリデバイスのグランド線の固定構造を提供
することにある。
グランド線をシールドケースに接続することができる磁
気バブルメモリデバイスのグランド線の固定構造を提供
することにある。
本発明ｌこよれば、グランド線及びシールドケースのい
ずれか一方Ｉこ他方に向けて突起を設け、この突起部分
をレーザ溶接により接続してなる。
ずれか一方Ｉこ他方に向けて突起を設け、この突起部分
をレーザ溶接により接続してなる。
以下、本発明の一実施例を第３図及び第４図１こより説
明する。なお、第１図及び第２図と同じまたは相当部材
ｌこは同一符号を付し、その説明を省略する。グランド
線２１こは、シールドケース１側ｌこ突起５が設けられ
ている。この突起５は、デバイスと回路基板とのリード
線（リードフレーム状態）を形成する際に、グランド線
２の溶接箇所にポンチで形成すれば良い。そこで、シー
ルドケース１とグランド線２とを加圧物６で押え、突起
５１こ対応したグランド線２の外側にレーザ光７を照射
し、シールドケース１とグランド線２とを接続する。
明する。なお、第１図及び第２図と同じまたは相当部材
ｌこは同一符号を付し、その説明を省略する。グランド
線２１こは、シールドケース１側ｌこ突起５が設けられ
ている。この突起５は、デバイスと回路基板とのリード
線（リードフレーム状態）を形成する際に、グランド線
２の溶接箇所にポンチで形成すれば良い。そこで、シー
ルドケース１とグランド線２とを加圧物６で押え、突起
５１こ対応したグランド線２の外側にレーザ光７を照射
し、シールドケース１とグランド線２とを接続する。
このように、シールドケース１とグランド線２との溶接
をＶ−ザ溶接で行なうので、従来の抵抗溶接と異なり、
溶接時にチップの周囲を大電流が流れることがない。従
って、磁界が発生することがないので、チップの情報を
破壊することがない。
をＶ−ザ溶接で行なうので、従来の抵抗溶接と異なり、
溶接時にチップの周囲を大電流が流れることがない。従
って、磁界が発生することがないので、チップの情報を
破壊することがない。
また従来の抵抗溶接のようｌこ摩耗によって抵抗溶接電
極を交換する必要がなく、溶接の信頼性が向上する。
極を交換する必要がなく、溶接の信頼性が向上する。
また溶接部分ｌこは突起５を設けてなるので、溶接時ｌ
こ溶接部分が常ｌこ加圧された状態になり、溶接性及び
作業性が良いレーザ溶接が行なわれる。
こ溶接部分が常ｌこ加圧された状態になり、溶接性及び
作業性が良いレーザ溶接が行なわれる。
一方、磁気バブルメモリデバイスは、従来、第５図１こ
示すように、チップ製造１０、チップの状態のテスティ
ング１１、どのエリアが使えないかマツプループに入れ
ておくための不良マツプループ書込み１２、磁気バブル
メモリデバイスとじての組立１３、マツプループのテス
ティング１４、リード折り曲げ１５、シールドケースへ
のグランド線の溶接１６、ボード実装置７、マツプルー
プのテスティング１８、欠陥情報再書込み１９の工程を
経て制作される。
示すように、チップ製造１０、チップの状態のテスティ
ング１１、どのエリアが使えないかマツプループに入れ
ておくための不良マツプループ書込み１２、磁気バブル
メモリデバイスとじての組立１３、マツプループのテス
ティング１４、リード折り曲げ１５、シールドケースへ
のグランド線の溶接１６、ボード実装置７、マツプルー
プのテスティング１８、欠陥情報再書込み１９の工程を
経て制作される。
従来は、溶接１６１こよって前述したようｆこチップの
情報が破壊されるので、欠陥情報再書込み１９の工程を
必要とした。この点、本発明は、溶接１６５こよって前
述したようにチップの情報が破壊することがないので、
欠陥情報再書込み１９の工程は省略することができ、作
業性の点でも優れている。
情報が破壊されるので、欠陥情報再書込み１９の工程を
必要とした。この点、本発明は、溶接１６５こよって前
述したようにチップの情報が破壊することがないので、
欠陥情報再書込み１９の工程は省略することができ、作
業性の点でも優れている。
なお、上記実施例１こおいては、突起５はグランド、［
２１こ設けたが、シールドケース１に設けてもよい。
２１こ設けたが、シールドケース１に設けてもよい。
以上の説明から明らかなよう）こ、不発明番こよれば、
シールドケースとグランド線をレーザ溶接によって接続
するので、チップの情報を破壊することがない。また溶
接部ｌこ突起を設けてなるので、良好な溶接が得られる
。
シールドケースとグランド線をレーザ溶接によって接続
するので、チップの情報を破壊することがない。また溶
接部ｌこ突起を設けてなるので、良好な溶接が得られる
。
第１図は磁気バブルメモリデバイスのシールドケースと
グランド線の関係を示す斜視図、第２図は従来の抵抗溶
接ｌこおけるグランド線とシールドケースとの配置を示
す概略側面図、第３図は本発明の一実施例を示す要部側
面図、第４図は第３図のグランド線を示し、ｔａｌは正
面図、（ｂｌは側面図、第５図は磁気バブルメモリデバ
イスの製造工程図である。 １・・・シールドケース、 ２・・・グランド線、
５・・・突起、 ７・・・Ｖ−ザ光。 第１図 第２図 第３図 −４図 第５図
グランド線の関係を示す斜視図、第２図は従来の抵抗溶
接ｌこおけるグランド線とシールドケースとの配置を示
す概略側面図、第３図は本発明の一実施例を示す要部側
面図、第４図は第３図のグランド線を示し、ｔａｌは正
面図、（ｂｌは側面図、第５図は磁気バブルメモリデバ
イスの製造工程図である。 １・・・シールドケース、 ２・・・グランド線、
５・・・突起、 ７・・・Ｖ−ザ光。 第１図 第２図 第３図 −４図 第５図
Claims (1)
- シールドケースにグランド線を接続してなる磁気バブル
メモリデバイスにおいて、前記グランド線及び前記シー
ルドケースのいずれか一方に他方に向けて突起を設け、
この突起部分をレーザ溶接により接続したことを特徴と
する磁気バブルメモリデバイスのグランド線の固定構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261002A JPS62121982A (ja) | 1985-11-22 | 1985-11-22 | 磁気バブルメモリデバイスのグランド線の固定構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261002A JPS62121982A (ja) | 1985-11-22 | 1985-11-22 | 磁気バブルメモリデバイスのグランド線の固定構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62121982A true JPS62121982A (ja) | 1987-06-03 |
Family
ID=17355691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60261002A Pending JPS62121982A (ja) | 1985-11-22 | 1985-11-22 | 磁気バブルメモリデバイスのグランド線の固定構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62121982A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1209706A3 (en) * | 2000-11-22 | 2006-04-26 | Nec Tokin Corporation | Method for fabricating chip type solid electrolytic capacitor and apparatus for performing the same method |
-
1985
- 1985-11-22 JP JP60261002A patent/JPS62121982A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1209706A3 (en) * | 2000-11-22 | 2006-04-26 | Nec Tokin Corporation | Method for fabricating chip type solid electrolytic capacitor and apparatus for performing the same method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PL182746B1 (pl) | Sposób zabezpieczenia czujnika magnetorezystancyjnego głowicy magnetycznej przed wyładowaniami elektrostatycznymi w zespole zawieszania głowicy oraz zespół zawieszania głowicy z zabezpieczeniem czujnika magnetorezystancyjnego głowicy magnetycznej przed wyładowaniami elektorostatycznymi | |
| US5877472A (en) | System for laser-welding components of an implantable device | |
| JPS62121982A (ja) | 磁気バブルメモリデバイスのグランド線の固定構造 | |
| JP3116306B2 (ja) | 異種金属接合プローブ、その製造方法及び異種金属接合プローブを用いたプローブカード | |
| JP2921241B2 (ja) | 超電導線の接続方法および接続構造 | |
| JP3466554B2 (ja) | 超小型電子システムの構成要素の機械的及び／又は電気的相互接続方法 | |
| JPH04369811A (ja) | コイル端末処理方法 | |
| JPS5890389A (ja) | 異種金属のレ−ザ溶接法 | |
| JP2000218366A (ja) | ア―ク溶接方法及びその装置 | |
| JP3051825B2 (ja) | 電気接点の取付方法 | |
| JPH07273267A (ja) | リードの接合方法 | |
| JPH0729423A (ja) | 導電体封入板における電極端子取り付け構造 | |
| JP3837262B2 (ja) | 磁気抵抗効果型磁気ヘッドおよびその製造方法 | |
| JPS614258A (ja) | ハイブリツドｉｃのリ−ド接続法 | |
| JP2002134903A (ja) | 極細線接続方法 | |
| JP2776879B2 (ja) | 接点の溶接方法 | |
| JPH0479291A (ja) | 電子部品のプリント基板への取付け方法 | |
| KR100417504B1 (ko) | 전기음향 변환기의 리드단자 접속구조 | |
| JP3959874B2 (ja) | 高周波リレー | |
| JPS6288349A (ja) | 半導体装置用金属フレ−ムの抵抗溶接方法 | |
| JPH01200638A (ja) | 電子部品の接続方法 | |
| JP2000195573A (ja) | 端子溶接方法 | |
| JP2004243323A (ja) | 電気装置の溶接構造および溶接方法 | |
| JPS60180042A (ja) | 電子銃電極構体の継線方法 | |
| JPS6149433A (ja) | ワイヤボンデイングにおけるボ−ル形成不良検出方法 |