JPS59105338A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59105338A JPS59105338A JP21506082A JP21506082A JPS59105338A JP S59105338 A JPS59105338 A JP S59105338A JP 21506082 A JP21506082 A JP 21506082A JP 21506082 A JP21506082 A JP 21506082A JP S59105338 A JPS59105338 A JP S59105338A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- insulating film
- smoothing
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052796 boron Inorganic materials 0.000 claims abstract description 12
- 239000005368 silicate glass Substances 0.000 claims abstract 3
- 239000005360 phosphosilicate glass Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 6
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 11
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 11
- 239000011574 phosphorus Substances 0.000 abstract description 11
- 238000009499 grossing Methods 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に燐、硼素を
含有した層間絶縁膜を形成せしめる工程Ｖこおいて、素
子段部においてよシ平滑な構造を有し、かつ耐湿性にも
優れた絶縁膜を形成させる方法を提供するものである。
含有した層間絶縁膜を形成せしめる工程Ｖこおいて、素
子段部においてよシ平滑な構造を有し、かつ耐湿性にも
優れた絶縁膜を形成させる方法を提供するものである。
従来、半導体素子の眉間絶縁膜としては、形成された素
子と金属配線とを分離させるために、酸化膜、窒化膜、
燐硅酸ガラス（以下ＰＳＧ膜と略す。）等の材料が用い
られてきた。特にＰＳＧ膜は、膜中に燐が含有されてい
るためにパッシベーションとしての役割も果しておシ、
眉間絶縁膜としては、優れた性質を有している。
子と金属配線とを分離させるために、酸化膜、窒化膜、
燐硅酸ガラス（以下ＰＳＧ膜と略す。）等の材料が用い
られてきた。特にＰＳＧ膜は、膜中に燐が含有されてい
るためにパッシベーションとしての役割も果しておシ、
眉間絶縁膜としては、優れた性質を有している。
一方、該絶縁膜は次工程で付着されるアルミニウム（Ａ
Ｉ ）等の配線材料の断切れを防止するために、該絶縁
膜の表面は可能な限シ平消化させることが要求される。
Ｉ ）等の配線材料の断切れを防止するために、該絶縁
膜の表面は可能な限シ平消化させることが要求される。
ここで上記ＰＳＧ膜に関しては、ある一定量以上の燐が
膜中に含有されることによシ、膜形成後の熱処理工程で
平滑化が可能となシ、ＡＩ等の配線材料の断切れが防止
できる。しかしながら、例えば１０ｍｏ１％以上の燐が
含有されたＰＳＧ膜を用いた場合には、上述した熱処理
工程を経ることによう、平滑化に関しては満足されるが
、その反面耐湿性の点で問題が生じ、満足な素子特性が
得られない。それ故燐の含有量は可能な限シ少なくし、
かつ十分な平滑化を得ることが要求される。
膜中に含有されることによシ、膜形成後の熱処理工程で
平滑化が可能となシ、ＡＩ等の配線材料の断切れが防止
できる。しかしながら、例えば１０ｍｏ１％以上の燐が
含有されたＰＳＧ膜を用いた場合には、上述した熱処理
工程を経ることによう、平滑化に関しては満足されるが
、その反面耐湿性の点で問題が生じ、満足な素子特性が
得られない。それ故燐の含有量は可能な限シ少なくし、
かつ十分な平滑化を得ることが要求される。
本発明は、上記欠点を改良し、平滑化と耐湿性とを同時
に満足せしめる所にある。
に満足せしめる所にある。
す々わち本発明の％徴は、半導体素子が形成された基板
上に、絶縁膜を形成する工程において、先づ２〜５ｍｏ
ｌ係の燐が含有された燐硅酸カラス層を成長させる工程
と、該絶縁膜上に連続的に、６〜１２ ｆｎＱ １％ノ
硼素と２〜６ｍｏ１％の９１が同時に含有された硅しカ
ラス層とを成長させる半導体装置のスｊ造方法にある。
上に、絶縁膜を形成する工程において、先づ２〜５ｍｏ
ｌ係の燐が含有された燐硅酸カラス層を成長させる工程
と、該絶縁膜上に連続的に、６〜１２ ｆｎＱ １％ノ
硼素と２〜６ｍｏ１％の９１が同時に含有された硅しカ
ラス層とを成長させる半導体装置のスｊ造方法にある。
以下図面を参照し、本発明の実風例につき詳細に説明す
る。
る。
第１図（ａ）及至第１１１ＥＩ（ｄ）は、本発明の一実
施例であシ、ＭＯＳトランジスタへ適用した場合の工程
断面図である。
施例であシ、ＭＯＳトランジスタへ適用した場合の工程
断面図である。
第１図（ａ）ｌ／こおいで、１０はＰ型シリコン基板、
２０は基板に卵膜せしめたフィールド酸化膜、３０はゲ
ート酸化膜、４０はポリシリコン、Ａｔ ） 高融点金
属等のゲー１［極、５０はソース、ドレイン領域形成の
ためのイ万ンビーム、６０は形成されたソース、ドレイ
ン領域を各々示す。
２０は基板に卵膜せしめたフィールド酸化膜、３０はゲ
ート酸化膜、４０はポリシリコン、Ａｔ ） 高融点金
属等のゲー１［極、５０はソース、ドレイン領域形成の
ためのイ万ンビーム、６０は形成されたソース、ドレイ
ン領域を各々示す。
通常は上記構造の素子に、第１図（ｂ）で示した如く一
層の層間ＰＳＧ膜８０を付着せしめ、その後、９００℃
以上の高温熱処理を施して該絶縁膜の平滑化を行う。し
かしながら、平滑化は実際には絶縁膜中に含有されてい
る燐の濃度に依存するものの、同図９０に示したよりな
凹部がパターン端部で生じることによシ、高温熱処理を
施した後でも十分な平滑効果は得られず、上部金属配線
の断切れの原因となる。又、更に高濃にのＰＳＧ膜を使
用すると、前述した如く平滑化と素子の耐湿性とは相反
する事象であるため、最終的な素子特性は好ましい結果
を呈さない。
層の層間ＰＳＧ膜８０を付着せしめ、その後、９００℃
以上の高温熱処理を施して該絶縁膜の平滑化を行う。し
かしながら、平滑化は実際には絶縁膜中に含有されてい
る燐の濃度に依存するものの、同図９０に示したよりな
凹部がパターン端部で生じることによシ、高温熱処理を
施した後でも十分な平滑効果は得られず、上部金属配線
の断切れの原因となる。又、更に高濃にのＰＳＧ膜を使
用すると、前述した如く平滑化と素子の耐湿性とは相反
する事象であるため、最終的な素子特性は好ましい結果
を呈さない。
第１図（Ｃ）は本発明を説明するもので、従来の第１図
Φ）で示した８０の一層の層間絶縁膜の代シに、１００
．１１０で示した種類の異なる二層の絶縁膜を付着せし
めた場合を示す。この二層構造の絶縁膜の形成方法は、
最初に１００で示した如く、２〜５ｍｏ１％のＰ２Ｏ膜
を１００〜５００ｎｍの膜厚範囲で形成し、しかる後に
１１０で示した如く、６〜１２ｍｏ１％の硼素が含有さ
れた２〜５ｍｏ１％のＰＳＧ膜を２００〜１１０００ｎ
の膜厚範囲で形成させることにある。二層目に硼素人＃
）Ｐ２Ｏ膜を使用するのは、同一濃度の燐を含有するＰ
ＳＧ膜の場合には、硼素を含有しているＰＳＧ膜の方が
硼素を含有していないものよυも、よシ平滑化が容易で
あるという性質を利用したものである。しかしながら、
従来の一層のＰＳＧ膜を全て硼素を含有させた一層のＰ
ＳＧ膜に置換ると、素子の電気的特性上あまシ好ましく
ない結果を生じさせる。しかるに本発明に示した如く、
絶縁膜に二層構造を持たせると、一層目のＰＳＧ膜は素
子の電気特性を安定化させるのに役立ち、二層目の硼素
人、９ＰＳＧ膜は素子の平滑化に寄与する。
Φ）で示した８０の一層の層間絶縁膜の代シに、１００
．１１０で示した種類の異なる二層の絶縁膜を付着せし
めた場合を示す。この二層構造の絶縁膜の形成方法は、
最初に１００で示した如く、２〜５ｍｏ１％のＰ２Ｏ膜
を１００〜５００ｎｍの膜厚範囲で形成し、しかる後に
１１０で示した如く、６〜１２ｍｏ１％の硼素が含有さ
れた２〜５ｍｏ１％のＰＳＧ膜を２００〜１１０００ｎ
の膜厚範囲で形成させることにある。二層目に硼素人＃
）Ｐ２Ｏ膜を使用するのは、同一濃度の燐を含有するＰ
ＳＧ膜の場合には、硼素を含有しているＰＳＧ膜の方が
硼素を含有していないものよυも、よシ平滑化が容易で
あるという性質を利用したものである。しかしながら、
従来の一層のＰＳＧ膜を全て硼素を含有させた一層のＰ
ＳＧ膜に置換ると、素子の電気的特性上あまシ好ましく
ない結果を生じさせる。しかるに本発明に示した如く、
絶縁膜に二層構造を持たせると、一層目のＰＳＧ膜は素
子の電気特性を安定化させるのに役立ち、二層目の硼素
人、９ＰＳＧ膜は素子の平滑化に寄与する。
該二層構造の絶縁膜は、一層目と二層目の膜厚を各々前
述した範囲で任意に選べるのはもちろん、それぞれの膜
中の硼素及び燐の含有濃度も任意に選べるのは１うまで
もない。第１図（Ｃ）に示したソース、ドレイン上のコ
ンタクト・ホールの開孔は、該絶縁膜の平滑化工程前後
のどちらでもよいが、コンタクト部の形状を考慮すると
熱処理前に行なう方が望ましい。
述した範囲で任意に選べるのはもちろん、それぞれの膜
中の硼素及び燐の含有濃度も任意に選べるのは１うまで
もない。第１図（Ｃ）に示したソース、ドレイン上のコ
ンタクト・ホールの開孔は、該絶縁膜の平滑化工程前後
のどちらでもよいが、コンタクト部の形状を考慮すると
熱処理前に行なう方が望ましい。
次に、第１図（ｄ）に示した如く、本方法で形成した絶
縁膜１３０の上に通常のプロセスで、Ａｌ、高融点金属
等の配線材料１４０を形成する。
縁膜１３０の上に通常のプロセスで、Ａｌ、高融点金属
等の配線材料１４０を形成する。
以上、本発明の特徴をＭＯＳデバイスを例に挙げて説明
したが、本発明による方法が、他のデバイスにも有効な
のは言うまでも力い。
したが、本発明による方法が、他のデバイスにも有効な
のは言うまでも力い。
第１図は本発明の一実施例を説明するための半導体基板
の工程断面図である。 同、図において、１０・・・・・・シリコン基板、２０
・・・・・・酸化膜、３０・・・・・・ゲート酸化膜、
４０・・・・・・ゲート’［極、５０−・−−−−イオ
ン・ビーム、６０・・・・・・ソース領域、７０・・・
・・・ドレイン領域、８０・・・・・・ＰＳＧ膜、９０
・・・・・・Ｐ８Ｇ膜凹Ｏ７１００・・・・・・ＰＳＧ
膜、１１０・・・・・・硼素入シＰＳＧ膜、１２０・・
・・・・コンタクト・ホール、１３０・・・・・・硼素
人、９ＰＳＧ膜、１４０・・・・・・配線材料１゜
の工程断面図である。 同、図において、１０・・・・・・シリコン基板、２０
・・・・・・酸化膜、３０・・・・・・ゲート酸化膜、
４０・・・・・・ゲート’［極、５０−・−−−−イオ
ン・ビーム、６０・・・・・・ソース領域、７０・・・
・・・ドレイン領域、８０・・・・・・ＰＳＧ膜、９０
・・・・・・Ｐ８Ｇ膜凹Ｏ７１００・・・・・・ＰＳＧ
膜、１１０・・・・・・硼素入シＰＳＧ膜、１２０・・
・・・・コンタクト・ホール、１３０・・・・・・硼素
人、９ＰＳＧ膜、１４０・・・・・・配線材料１゜
Claims (1)
- 半導体素子が形成された基板上に、絶縁膜を形成する工
程において、先づ２〜６ｍｏ１％の燐〃工含有された燐
硅酸ガラス層を成長させる工程と、該絶縁膜上に連続的
に、６〜１２ｍｏ１％の硼素と２〜６ｍｏ１％の燐が同
時に含有された硅酸ガラス層とを成長させることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21506082A JPS59105338A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21506082A JPS59105338A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105338A true JPS59105338A (ja) | 1984-06-18 |
Family
ID=16666088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21506082A Pending JPS59105338A (ja) | 1982-12-08 | 1982-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105338A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222938A (ja) * | 1983-06-02 | 1984-12-14 | Matsushita Electronics Corp | 半導体装置 |
| JPS621246A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221782A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Producing system and unit of semiconductor |
| JPS5429569A (en) * | 1977-08-09 | 1979-03-05 | Oki Electric Ind Co Ltd | Manufacture for mos type semiconductor device |
-
1982
- 1982-12-08 JP JP21506082A patent/JPS59105338A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221782A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Producing system and unit of semiconductor |
| JPS5429569A (en) * | 1977-08-09 | 1979-03-05 | Oki Electric Ind Co Ltd | Manufacture for mos type semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222938A (ja) * | 1983-06-02 | 1984-12-14 | Matsushita Electronics Corp | 半導体装置 |
| JPS621246A (ja) * | 1985-06-26 | 1987-01-07 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091768A (en) | Semiconductor device having a funnel shaped inter-level connection | |
| JPS6242385B2 (ja) | ||
| JPH1070191A (ja) | 半導体装置とその製造方法 | |
| US5128279A (en) | Charge neutralization using silicon-enriched oxide layer | |
| KR960005046B1 (ko) | 반도체 집적회로 및 그 제조 방법 | |
| EP0032042B1 (en) | An insulated gate field effect transistor | |
| JPS59105338A (ja) | 半導体装置の製造方法 | |
| JPH08250713A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JPS63198359A (ja) | 半導体装置の製造方法 | |
| JPS58213455A (ja) | 半導体装置の製造方法 | |
| JPH01171229A (ja) | 不揮発性半導体記憶装置 | |
| JPH02215149A (ja) | 半導体装置とその製造方法 | |
| JPS603779B2 (ja) | 半導体装置の製造方法 | |
| JPS6053050A (ja) | 半導体装置の製造方法 | |
| JPS6160580B2 (ja) | ||
| JPS6042837A (ja) | 半導体装置の製造方法 | |
| JPH0478013B2 (ja) | ||
| JP2822463B2 (ja) | 多層配線の形成方法 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPS62205645A (ja) | 半導体装置の製造方法 | |
| JPS60121769A (ja) | Ｍｉｓ半導体装置の製法 | |
| JPH03214661A (ja) | 半導体装置 | |
| JPS6214941B2 (ja) | ||
| JPH0611077B2 (ja) | 半導体装置の製造方法 | |
| JPS63308347A (ja) | Ｍｏｓ型半導体装置 |