JPH0334546A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0334546A
JPH0334546A JP1169070A JP16907089A JPH0334546A JP H0334546 A JPH0334546 A JP H0334546A JP 1169070 A JP1169070 A JP 1169070A JP 16907089 A JP16907089 A JP 16907089A JP H0334546 A JPH0334546 A JP H0334546A
Authority
JP
Japan
Prior art keywords
insulating film
film
bpsg
reflow
executed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1169070A
Other languages
English (en)
Other versions
JP2556138B2 (ja
Inventor
Natsuki Sato
夏樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1169070A priority Critical patent/JP2556138B2/ja
Priority to DE69022637T priority patent/DE69022637T2/de
Priority to EP90307188A priority patent/EP0406025B1/en
Publication of JPH0334546A publication Critical patent/JPH0334546A/ja
Priority to US07/816,841 priority patent/US5169801A/en
Application granted granted Critical
Publication of JP2556138B2 publication Critical patent/JP2556138B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置の製造方法に関し、特に、その配線
層間の絶縁膜の製造方法に関する。
［従来の技術］ 従来のこの種の絶縁膜とコンタクト部の形成方法につい
て図面を参照して説明する。第９図乃至第１１図は、従
来の製造工程を示す半導体装置の断面図である。
まず、表面領域内に拡散層２２が形成され、表面上にゲ
ート絶縁膜２４を介してゲート電！２５が形成された半
導体基板２１を準備し、この半導体基板上にボロンリン
ガラス（以下、ＢＰＳＧという〉をＣＶＤ法により堆積
して絶縁膜２３ａを形成する。このままでは、配線材料
のカバレッジが悪いので、リフローを行って、第１０図
に示すように平滑化されたＢＰＳＧ絶縁膜２３を形成す
る０次に、リソグラフィー工程を経てＢＰＳＧ絶縁膜２
３の所望の個所にコンタクトホールを開設し、導電材料
を堆積した後、これをバターニングして導体配線２８を
形成する（第１１図〉。
［発明が解決しようとする課題］ 上述した従来の製造方法では、第１０図に示すように、
ＢＰＳＧ膜のりフロー工程において、絶縁膜がゲート電
極上で盛り上がるため厚くなり、拡散層２上の絶縁膜と
の段差が大きくなる。そのため、形成すべきコンタクト
ホールの深さがゲート電極２５上と拡散層２２上とで異
なってくる。
その場合、コンタクトホール開設時のエツチング時間を
、厚い方の絶縁膜に合わせて設定しなければならないの
で、薄い方の絶縁膜ではオーバーエッチとなり、拡散層
２２の表面がダメアジを受ける。また、ゲート電極２５
上のコンタクトホールでは、ホールが深くなるため、配
線層のステップカバレッジが悪くなり、断線する可能性
が高くなる。
よって、本発明の目的とするところは、絶縁膜の膜厚を
ほぼ均一にすることであり、もって、絶縁膜のオーバー
エッチによる弊害を除去し、かつ上層配線のカバレッジ
を改善することである。
［課題を解決するための手段］ 本発明の半導体装置の製造方法は、半導体基板の主表面
に、ＢＰＳＧのようなりフロー性の高い材料よりなる第
１の絶縁膜を形成する工程と、該第１の絶縁膜をリフロ
ー（加熱流動化〉させる工程と、塗布形成絶縁膜を形成
する工程と、リアクティブイオンエツチング法でエッチ
バックする工程と、ＢＰＳＧのようなりフロー性の高い
材料よりなる第２の絶縁膜を形成する工程と、第１およ
び第２の絶縁膜をリフローさせる工程と、前記第１の絶
縁膜および第２の絶縁膜の所望の個所にコンタクトホー
ルを開設する工程と、該コンタクトホールを介して下層
の部分と接触する導体配線を形成する工程を含んで構成
される。
［実施例］ 次に、本発明の実施例について図面を参照して説明する
。
第１図乃至第８図は、本発明の詳細な説明するための半
導体装置の断面図である。予め、表面領域内に拡散層１
２が、そして表面上にゲート絶縁膜１４を介してゲート
電極１５が形成された半導体基板１１を準備し、まず、
第１図に示すように、半導体基板１１の上に、ＢＰＳＧ
絶縁膜１３ａをＣＶＤ法により堆積する。この絶縁膜１
３ａにリフロー処理（加熱流動化処理〉を施して第２図
に示すように表面がなめらかな第１のＢＰＳＧ絶縁膜１
３を形成する。この状態では、ゲート電極１５上の膜が
盛り上がるため、この絶縁膜と拡散層１２上での絶縁膜
との間に大きな段差が生じる。そこで、第３図に示すよ
うにシリカフィルム形成材料を回転塗布しこれを焼きし
めてシリカフィルム１６を形成する。ここで、シリカフ
ィルム形成材料の粘度を調整したり、あるいは重ね塗り
をする等して、ゲート電極１５上の絶縁膜の膜厚Ａと、
拡散層１２上の２つの膜の合計膜厚Ｂが、Ａ＝Ｂとなる
ように、シリカフィルム１６の膜厚を調整する。しかる
後、第４図に示すように、リアクティブイオン、エツチ
ング法を用いてエッチバックを行い、絶縁膜１３の膜厚
を均一化する。このエッチバック工程は、シリカフィル
ム１６を完全に除去するように行われる。
次に、再度ＣＶＤ法を用いてＢＰＳＧ膜を堆積し、これ
にリフロー処理を施して第５図に示すように、第２のＢ
ＰＳＧ絶縁膜１７を形成する０次に、リソグラフィー工
程を経て、第１および第２のＢＰＳＧ絶縁膜１３．１７
の所望の個所にコンタクトホールを開設する（第６図）
０次に、形成される導体配線のステップカバレッジを改
善するために、リフロー処理を行って、第７図に示すよ
うに、コンタクトホール上部の絶縁膜の肩部を丸める０
次に、導体材料を堆積しこれに、リソグラフィー技術を
用いてパターニングを行って導体配線１８を形成する（
第８図）。
以上のように、はぼ均一の膜厚の絶縁膜を形成すれば、
コンタクトホール開設時のエツチングにおいて、浅いコ
ンタクト部のオーバーエッチによる基板ダメージがなく
なり、深いコンタクト部のステップカバレッジの悪さに
よる配線層の断線等が改善される。
なお、以上の実施例では絶縁膜形成材料としてＢ・ＰＳ
Ｇを用いていたが、本発明はこれに限定されるものでは
なく、他のりフロー性のよいガラス材料を用いることが
できる。また、第１および第２の絶縁膜の材料は同じに
する必要もなく、例えば、第１の絶縁膜をＰＳＧ（リン
ガラス）によって形成し第２の絶縁膜をＢＰＳＧによっ
て形成するようにしてもよい。さらに、塗布形成絶縁膜
としてはシリカフィルムに替えてレジスト等有機材料に
よる膜を用いてもよい。
［発明の効果］ 以上説明したように、本発明によれば、段差のある半導
体基板上に表面がなめらかでほぼ均一の膜厚の絶縁膜を
形成することができるので、コンタクトホール開設時に
下地にダメージを与えることがなくなり、また、コンタ
クトホールにおいて配線形成材料のステップカバレッジ
が悪化することがなくなる。したがって、本発明によれ
ば製造工程における歩留りを向上させ、製品の信頼性を
高めることができる。
【図面の簡単な説明】
第１図乃至第８図は、本発明の一実施例の製造工程を説
明するための半導体装置の断面図、第９図乃至第１１図
は、従来の製造工程を説明するための断面図である。 １１．２１・・・半導体基板、　１２．２２・・・拡散
層、　１３−・・第１のＢＰＳＧ絶縁膜、　１３ａ、２
３．２３　ａ　−・−Ｂ　Ｐ　Ｓ　Ｇ絶縁膜、　１４．
２４−・・ゲート絶縁膜、　　１５．２５・・・ゲート
電極、　　１６・・・シリカフィルム、　１７・・・第
２のＢＰＳＧ絶縁膜、　１８．２８・・・導体配線。

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の主表面にガラスよりなる第１の絶縁膜を形
    成する工程と、該第１の絶縁膜を加熱流動化させる工程
    と、塗布形成絶縁膜を形成する工程と、リアクティブイ
    オンエッチング法を用いて少なくとも前記塗布形成絶縁
    膜をエッチバックする工程と、ガラスよりなる第２の絶
    縁膜を形成する工程と、前記第１および第２の絶縁膜を
    加熱流動化させる工程と、前記第１の絶縁膜および第２
    の絶縁膜の所望の個所にコンタクトホールを開設する工
    程と、前記コンタクトホールを介して下層部分と接触す
    る導体配線を形成する工程とを含むことを特徴とする半
    導体装置の製造方法。
JP1169070A 1989-06-30 1989-06-30 半導体装置の製造方法 Expired - Lifetime JP2556138B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1169070A JP2556138B2 (ja) 1989-06-30 1989-06-30 半導体装置の製造方法
DE69022637T DE69022637T2 (de) 1989-06-30 1990-07-02 Verfahren zur Herstellung eines Halbleiterbauelementes auf welchem eine isolierende Shicht eine gleichmässige Dicke hat.
EP90307188A EP0406025B1 (en) 1989-06-30 1990-07-02 Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
US07/816,841 US5169801A (en) 1989-06-30 1991-12-31 Method for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169070A JP2556138B2 (ja) 1989-06-30 1989-06-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0334546A true JPH0334546A (ja) 1991-02-14
JP2556138B2 JP2556138B2 (ja) 1996-11-20

Family

ID=15879770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169070A Expired - Lifetime JP2556138B2 (ja) 1989-06-30 1989-06-30 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5169801A (ja)
EP (1) EP0406025B1 (ja)
JP (1) JP2556138B2 (ja)
DE (1) DE69022637T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164190A (ja) * 2006-12-27 2008-07-17 Sharp Corp 空気調和機

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
JPH0541457A (ja) * 1991-08-06 1993-02-19 Nec Corp 半導体装置の製造方法
US5414221A (en) * 1991-12-31 1995-05-09 Intel Corporation Embedded ground plane and shielding structures using sidewall insulators in high frequency circuits having vias
US5323047A (en) * 1992-01-31 1994-06-21 Sgs-Thomson Microelectronics, Inc. Structure formed by a method of patterning a submicron semiconductor layer
JPH05235184A (ja) * 1992-02-26 1993-09-10 Nec Corp 半導体装置の多層配線構造体の製造方法
DE69424388T2 (de) * 1993-12-23 2000-08-31 Stmicroelectronics, Inc. Verfahren und Dielektrikumstruktur zur Erleichterung der Metallüberätzung ohne Beschädigung des Zwischendielektrikums
US5449644A (en) * 1994-01-13 1995-09-12 United Microelectronics Corporation Process for contact hole formation using a sacrificial SOG layer
US5565381A (en) * 1994-08-01 1996-10-15 Microchip Technology Incorporated Method of removing sharp edges in a dielectric coating located above a semiconductor substrate and a semiconductor device formed by this method
US5413953A (en) * 1994-09-30 1995-05-09 United Microelectronics Corporation Method for planarizing an insulator on a semiconductor substrate using ion implantation
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US6169026B1 (en) 1995-11-20 2001-01-02 Hyundai Electronics Industries Co., Ltd. Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
US5817571A (en) * 1996-06-10 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multilayer interlevel dielectrics using phosphorus-doped glass
US5973385A (en) * 1996-10-24 1999-10-26 International Business Machines Corporation Method for suppressing pattern distortion associated with BPSG reflow and integrated circuit chip formed thereby
DE19829152A1 (de) * 1998-05-05 1999-11-18 United Microelectronics Corp Doppeltes Damaszierverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220355A (ja) * 1985-03-26 1986-09-30 Sony Corp 半導体装置の製造方法
JPS621246A (ja) * 1985-06-26 1987-01-07 Nec Corp 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2040180B2 (de) * 1970-01-22 1977-08-25 Intel Corp, Mountain View, Calif. (V.St.A.) Verfahren zur verhinderung von mechanischen bruechen einer duennen, die oberflaeche eines halbleiterkoerpers ueberdeckende isolierschichten ueberziehenden elektrisch leitenden schicht
US4355454A (en) * 1979-09-05 1982-10-26 Texas Instruments Incorporated Coating device with As2 -O3 -SiO2
US4489481A (en) * 1982-09-20 1984-12-25 Texas Instruments Incorporated Insulator and metallization method for VLSI devices with anisotropically-etched contact holes
JPS60173856A (ja) * 1984-02-10 1985-09-07 Fujitsu Ltd 半導体装置の製造方法
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
US4743564A (en) * 1984-12-28 1988-05-10 Kabushiki Kaisha Toshiba Method for manufacturing a complementary MOS type semiconductor device
US4605470A (en) * 1985-06-10 1986-08-12 Advanced Micro Devices, Inc. Method for interconnecting conducting layers of an integrated circuit device
US4741926A (en) * 1985-10-29 1988-05-03 Rca Corporation Spin-coating procedure
US4753866A (en) * 1986-02-24 1988-06-28 Texas Instruments Incorporated Method for processing an interlevel dielectric suitable for VLSI metallization schemes
JP2605686B2 (ja) * 1986-04-10 1997-04-30 セイコーエプソン株式会社 半導体装置の製造方法
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
JPS6386547A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp 多重配線基板の製造方法
JPS6386545A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp 多層配線基板の製造方法
JPS6386546A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp 多重配線基板の製造方法
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220355A (ja) * 1985-03-26 1986-09-30 Sony Corp 半導体装置の製造方法
JPS621246A (ja) * 1985-06-26 1987-01-07 Nec Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164190A (ja) * 2006-12-27 2008-07-17 Sharp Corp 空気調和機

Also Published As

Publication number Publication date
DE69022637D1 (de) 1995-11-02
EP0406025B1 (en) 1995-09-27
US5169801A (en) 1992-12-08
DE69022637T2 (de) 1996-03-21
EP0406025A3 (en) 1991-02-27
EP0406025A2 (en) 1991-01-02
JP2556138B2 (ja) 1996-11-20

Similar Documents

Publication Publication Date Title
JPH0334546A (ja) 半導体装置の製造方法
JPH0360055A (ja) 集積回路の製造方法
JPH0391930A (ja) 半導体装置の製造方法
JPH02203552A (ja) 半導体素子の製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPH063804B2 (ja) 半導体装置製造方法
US5236870A (en) Method of making a semiconductor integrated circuit utilizing insulators which react distinctly from each other
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
EP0296718A2 (en) A coplanar and self-aligned contact structure
KR100260522B1 (ko) 반도체소자의콘택홀매립방법
KR100289653B1 (ko) 반도체소자의배선구조및그의형성방법
JP2783898B2 (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPH02111052A (ja) 多層配線形成法
JPH03148130A (ja) 半導体装置の製造方法
JPS6085514A (ja) 半導体装置の製造方法
KR100268896B1 (ko) 커패시터및그의제조방법
KR100242717B1 (ko) 콘택호울의형성방법
JPH0428229A (ja) コンタクトホールの形成方法およびエッチング装置
JPS61292916A (ja) コンタクト孔形成法
JPH01147843A (ja) 半導体装置の製造方法
JPH07118477B2 (ja) 高集積半導体接続装置の製造方法
JPH0247852A (ja) 半導体装置の製造方法
JPH05160126A (ja) 多層配線形成法
JPH03239348A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 13

EXPY Cancellation because of completion of term