JPH0258873A - 積層構造半導体基板および半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体基板に関するもので、特に２枚以上
の半導体基板を誘電体を介在させ、接着した積層構造半
導体基板に関する。

（従来技術） 近年、２枚以上の異なる半導体基板、特にシリコン半導
体基板同士を直接接着する接着技術か発達している。こ
の２枚以上の異なる半導体基板同士を直接接着する技術
としては、接着する半導体基板の接着面を鏡面研磨し、
この接着面同士を接着材を用いずに貼り合わせて熱処理
して接着するという方法等がある。

第８図に、第１の従来例として、２枚の異なる半導体基
板を誘電体を介在させ接着した積層構造半導体基板（接
着ウェーハ）を用いて形成した、Ｉ　ＰＤ　（Ｉｎｔｅ
ｌｌｉｇｅｎｔ　　Ｐｏｗｅｒ　　Ｄｅｖｉｃｅ）素子
断１Ｉｉｌｉ図を示す。

第８図において、第１のシリコン半導体基板１と、第２
のシリコン半導体基板５′を用意し、まず、第１のシリ
コン半導体基板１の鏡面研磨した面に、例えばＡｓ（ヒ
素）をイオン注入し、次に熱酸化により熱酸化ｓｌＯを
形成する。この時の熱により、前記のイオン注入された
イオンは所定の深さに熱拡散され、Ｎ十型拡散層２を形
成する。

次に、第２のシリコン半導体基板５′の鏡面研磨した面
に、熱酸化膜４を成長させる。そして、この第２のシリ
コン半導体基板５′の上に、前記の第１のシリコン半導
体基板１を反転させ第１および第２のシリコン半導体基
板１．５−の鏡面研磨した面が対向するようにして乗せ
、温度１１００℃、０□雰囲気中で熱処理し、第１およ
び第２のシリコン半導体基板１．５′同士を接着し、所
定の厚さまで半導体基板１を研磨する。

次に、接着された第１および第２のシリコン半導体基板
において、上層に配置された第１のシリコン半導体基板
１上にホトレジストを堆積し、パワートランジスタ領域
パターンを形成する。そしてこのパワートランジスタを
下層の第２のシリコン半導体基板５′に届くようにエツ
チング除去し、新たにＮ型のシリコン層１６を気相成長
させ、再度、所定の厚さまで研磨する。

次に、再度ホトレジストを堆積し、素子絶縁分離領域パ
ターンを形成し、下層の第２のシリコン半導体基板５−
に届くように、素子分離絶縁領域用の孔を開孔し、その
孔の側面を酸化させ、酸化膜６″を形成し、次にその孔
にポリシリコン層３′を堆積する。

前記ホトレジストを除去し、再度ホトレジストを堆積し
、Ｐ型頭域パターンを形成する。そしてＰ型形成領域に
例えばＢ（ホウ素）をイオン注入する。次に、前記ホト
レジストを除去し、今度は、Ｎ型領域パターンを形成し
、このＮ型形成領域に例えばＡｓ（ヒ素）を高濃度でイ
オン注入し、熱拡散させ、Ｐ型頭域８．８′および、Ｎ
中型領域９．１３．１３′を形成する。次に、再度ホト
レジストを用いて、Ｐ十型領域パターンを形成し、この
Ｐ十型領域に例えばＢ（ホウ素）を高濃度でイオン注入
し、熱拡散させ、Ｐ十型高濃度拡散層１５を形成する。

次に、全面にゲート酸化膜を形成し、その上にポリシリ
コンを全面に堆積し、所定の電極パターンにパターニン
グし、ゲート電極ができる。次に、層間絶縁膜を全面に
堆積し、コンタクト孔を開孔し、所定の配線を施すこと
により、Ｉ　Ｐ　Ｄ　（Ｉ　ｎｔｅｌｌｉｇｅｎｔ　　
Ｐ　ｏｖｅｒ　　Ｄ　ｅｖｆｃｅ）が製造される。

次に、第９図は、第２の従来例として、２枚の異なる半
導体基板を誘電体を介在させ接着した積層構造半導体基
板（接着ウェーハ）を用いて形成した、ダイオードの断
面図を示す。

第９図において、第１のシリコン半導体基板１と、第２
のシリコン半導体基板５を用意し、まず第１のシリコン
半導体基板１の鏡面研磨した面に、例えばＡｓ（ヒ素）
をイオン注入し、所定の深さに拡散させ、高濃度Ｎ中型
拡散層２を形成する。

次に、第２のシリコン半導体基板５の鏡面研磨した面に
、熱酸化膜４を成長させる。そして、この第２のシリコ
ン半導体基板５の上に、前記の第１のシリコン半導体基
板１を反転させ、第１および第２のシリコン半導体基板
１．５の鏡面研磨した面が対向するようにして乗せ、温
度１１００℃、０２雰囲気中で熱処理し、第１および第
２のシリコン半導体基板１．５同士を接着し、次に、シ
リコン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板において
、上層に配置された第１のシリコン半導体基板１上に熱
酸化により、熱酸化膜６を形成し、ホトレジストを用い
て、カソード電極取出し領域の酸化膜を除去し、例えば
Ａｓ（ヒ素）をイオン注入し、熱拡散させ、カソード電
極取出し用の高濃度Ｎ中型拡散層９を高濃度Ｎ中型拡散
層２に接するように形成する。次に、前記ホトレジスト
を除去し、新たなホトレジストにより、アノード電極取
出し領域の酸化膜を除去し、例えばＢ（ホウ素）をイオ
ン注入し、熱拡散させることにより、アノード電極取出
し用の高濃度Ｐ十型拡散層８を形成する。次に、ホトレ
ジストを除去した後、Ｐ（りん）を含んだポリシリコン
を全面に堆積、バターニングすることにより、アノード
、カソードの電極７が形成され、ダイオードが製造され
る。

従来、このような積層構造半導体基板（接着つ工−ハ）
を用いて形成した半導体装置において、半導体基板同士
の接着技術が発達したとは言え、この接着技術が実用化
して間もないことから、半導体装置の製造工程中の汚染
に対する配慮は何ら為されておらず、この製造工程中の
汚染が原因によって、即ち、半導体基板中に汚染原子が
入込むことにより、この半導体基板に形成される半導体
装置のＰＮ接合のリーク電流が大きい、あるいは少数キ
ャリアのライフタイムが小さい等の欠点があった。

（発明が解決しようとする課題） この発明は、上記のような点に鑑みて為されたもので、
半導体装置の製造工程中における汚染を最少限に抑える
作用がある積層構造半導体基板を提供することを目的と
する。

［発明の構成コ （課題を解決するための手段） この発明による積層構造半導体基板にあっては、２枚以
上の異なる半導体基板を少なくとも１つ以上の誘電体を
介在させて接着してなる積層構造半導体基板（接着ウニ
／’）において、この誘電体に隣接して多結晶層を設け
ることを特徴とする。

（作用） 上記のような積層構造半導体基板にあっては、誘電体に
隣接して設けられた多結晶層が半導体装置の製造工程に
おける汚染原子のゲッタリングの核となり、即ち、多結
晶層中の結晶欠陥等に汚染原子がトラップされることに
より、半導体基板における汚染原子の数は大幅に減少し
、半導体基板に形成される半導体装置において、高信頼
性、および高性能の半導体装置の形成が可能となる。

（実施例） 以下、第１図乃至第５図を参照して、この発明に係わる
積層構造半導体基板を用いて形成したダイオードおよび
その製造方法、絶縁分離型バイポーラ集積回路およびそ
の製造方法について説明する。

（１）　　この発明の積層構造半導体基板を用いて形成
した第１の実施例に係わるダイオードについて第１図の
断面図を用いて説明する。

第１図において、第１のシリコン半導体基板１と、第２
のシリコン半導体基板５を用意し、まず第１のシリコン
半導体基板１の鏡面研磨した面に、例えばＡｓ（ヒ素）
をイオン注入し、所定の深さに熱拡散させ、高濃度Ｎ中
型拡散層２を形成する。

次にその上部にポリシリコン層３を減圧ＣＶＤ（Ｃｈｅ
ｍｉｃａｌ　Ｖ　ａｐｏｒ　　Ｄ　ｅｐｏｓｌｔｉｏｎ
）法により成長温度６５０°Ｃて、例えば２０００人成
長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面に
熱酸化膜４を成長させる。そして、この第２のシリコン
半導体基板５の上に、前記の第１のシリコン半導体基板
１を反転させ、第１および第２のシリコン半導体基板１
．５の鏡面研磨した面が対向するようにして乗せ、温度
１１００℃、０２雰囲気中で熱処理し、第１および第２
のシリコン半導体基板１．５同士を接着し、次に、シリ
コン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板において
、上層に配置された第１のシリコン半導体基板１上に熱
酸化により、熱酸化膜６を形成し、ホトレジストを用い
て、カソード電極取出し領域の酸化膜を除去し、例えば
Ａｓ（ヒ素）をイオン注入し、熱拡散させ、カソード電
極取出し用の高濃度Ｎ中型拡散層９を高濃度Ｎ中型拡散
層２に接するように形成する。次に、前記ホトレジスト
を除去し、新たなホトレジストにより、アノード電極取
出し領域の酸化膜を除去し、例えばＢ（ホウ素）をイオ
ン注入し、熱拡散させることにより、アノード電極取出
し用の高濃度Ｐ生型拡散層８を形成する。次に、ホトレ
ジストを除去した後、Ｐ（リン）を含んだポリシリコン
を全面に堆積し、バターニングすることにより、アノー
ド、カソードの電極が形成され、この発明の積層構造半
導体基板を用いて形成した第１の実施例に係わるダイオ
ードが製造される。

このような構成のダイオードによると、２枚の異なる第
１および第２のシリコン半導体基板１゜５の間に介在し
ている誘電体である熱酸化膜４に隣接したポリシリコン
層３が、半導体装置を形成する際の汚染原子のゲッタリ
ングの核となり、このポリシリコン層３の結晶欠陥等に
この汚染原子をトラップしてしまうため、第１および第
２のシリコン半導体基板１．５中の汚染原子の数は、大
幅に減少し、高性能、高信頼性のダイオードが提供でき
る。

（２）　　この発明の積層構造半導体基板を用いて形成
した第２の実施例に係わるダイオードについて第２図の
断面図を用いて説明する。

第２図において、第１のシリコン半導体基板１と、第２
のシリコン半導体基板５を用意し、まず第１のシリコン
半導体基板１の鏡面研磨した面に、例えばＡ−８：　（
ヒ素）をイオン注入する。その後、熱酸化により熱酸化
膜１０を形成し、この時の熱により、前記イオン注入し
たＡｓ（ヒ素）イオンが所定深さに拡散され、高濃度Ｎ
中型拡散層２が形成される。次にその上部に、ポリシリ
コン層３を減圧ＣＶ　Ｄ　（Ｃｈｅｍｌｃａｌ　Ｖ　ａ
ｐｏｒ　　Ｄ　ｅｐｏｓｌｔｉｏｎ）法により、成長温
度６５０℃で、例えば２０００人成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面に
熱酸化膜４を成長させる。そして、この第２のシリコン
半導体基板５の上に、前記の第１のシリコン半導体基板
１を反転させ、第１および第２のシリコン半導体基板１
．５の鏡面研磨した面が対抗するようにして乗せ、温度
１１００℃、０２雰囲気中で熱処理し、第１および第２
のシリコン半導体基板１．５間士を接着し、次に、シリ
コン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２のシリコン半導体基板
において、上層に配置された第１のシリコン半導体基板
１上に熱酸化により、熱酸化膜６を形成し、ホトレジス
トを用いて、カソード電極取出し領域の酸化膜を除去し
、例えばＡｓ（ヒ素〕をイオン注入し、熱拡散させ、カ
ソード電極取出し用の高濃度Ｎ中型拡散層９を高濃度Ｎ
中型拡散層２に接するように形成する。次に、前記ホト
レジストを除去し、新たなホトレジストにより、アノー
ド電極取出し領域の酸化膜を除去し、例えばＢ（ホウ素
）をイオン注入し、熱拡散させることにより、アノード
電極取出し用の高濃度Ｐ生型拡散層８を形成する。次に
、ホトレジストを除去した後、Ｐ（リン）を含んだポリ
シリコンを全面に堆積し、パターニングすることにより
、アノード、カソードの電極が形成され、この発明の積
層構造半導体基板を用いて形成した第２の実施例に係わ
るダイオードが製造される。

このような構成のダイオードによると、２枚の異なる第
１および第２のシリコン半導体１，５の間に介在してい
る誘電体としての熱酸化膜４．１０に隣接したポリシリ
コン層３がゲッタリングの核となり、このポリシリコン
層３の結晶欠陥等にこの汚染原子をトラップしてしまう
ため、第１および第２のシリコン半導体基板１．５中の
汚染原子の数は、大幅に減少し、高性能、高信頼性のダ
イオードが提供できる。特にこの実施例では２枚の異な
る第１および第２のシリコン半導体基板１．５の間に介
在している誘電体を２層の熱酸化膜４．１０としたーこ
とで、上層と、下層のシリコン半導体基板１．５間の絶
縁能力が向上される。

（３）　　この発明の積層構造半導体基板を用いて形成
した第３の実施例に係わるダイオードについて第３図の
断面図を用いて説明する。

第３図において、第１のシリコン基板１と、第２のシリ
コン基板５を用意し、まず第１のシリコン半導体基板１
の鏡面研磨した面に、例えばＡｓ（ヒ素）をイオン注入
し、所定の深さに熱拡散させ、高濃度Ｎ中型拡散層２を
形成する。次にその上部にＰ（リン）を５　Ｘ　１０　
”ａｔｏｍｓ／ｃｍ３含ませたポリシリコン層１１を成
長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面に
熱酸化膜４を成長させる。そして、この第２のシリコン
半導体基板５の上に、前記の第１のシリコン半導体基板
１を反転させ、第１および第２のシリコン半導体基板１
．５の鏡面研磨した面が対向するようにして乗せ、温度
１１００’ＣｌＯ２雰囲気中で、熱処理し、第１および
第２のシリコン半導体基板１．５間士を接着し、次に、
シリコン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板１．５に
おいて、上層に配置された第１のシリコン半導体基板１
上に熱酸化により、熱酸化膜６を形成し、ホトレジスト
を用いて、カソード電極取出し領域の酸化膜を除去し、
例えばＡｓ（ヒ素）をイオン注入し、熱拡散させ、カソ
ード電極取出し用の高濃度Ｎ中型拡散層９を高濃度Ｎ中
型拡散層２に接するように形成する。次に、前記ホトレ
ジストを除去し、新たなホトレジストにより、アノード
電極取出し領域の酸化膜を除去し、例えばＢ（ホウ素）
をイオン注入し、熱拡散させることにより、アノード電
極取出し用の高濃度Ｐ生型拡散層８を形成する。次に、
ホトレジストを除去した後、Ｐ（リン）を含んだポリシ
リコンを全面に堆積し、バターニングすることにより、
アノード、カソードの電極７が形成され、この発明の積
層構造半導体基板を用いて形成した第３の実施例に係わ
るダイオードが製造される。

このようなダイオードによると、２枚の異なる第１およ
び第２のシリコン半導体基板１．５の間に介在している
誘電体である熱酸化膜４に隣接している、Ｐ（リン）を
５　Ｘ　１０　”ａｔｏＩＩｌｓ／ａｍ３含んだポリシ
リコン層１１が、半導体装置を形成する際のゲッタリン
グの核となり、このＰ（リン）を含むポリシリコン層１
１の結晶欠陥等にこの汚染原子をトラップしてしまうた
め、また、Ｐ（リン）をポリシリコンに含ませることに
より、第６図のグラフに示すように、ゲッタリング能力
は、さらに高まり、第１および第２のシリコン半導体基
板１．５中の汚染原子の数は、−段と減少し、高性能、
高信頼性のダイオードが提供できる。

（４）　　この発明の積層構造半導体基板を用いて形成
した第４の実施例に係わるダイオードについて第４図の
断面図を用いて説明する。

第４図において、第１のシリコン半導体基板１と、第２
のシリコン半導体基板５を用意する。まず第１のシリコ
ン半導体基板１の鏡面研磨した面に、例えばＡｓ（ヒ素
）をイオン注入し、所定の深さに熱拡散させ、高濃度Ｎ
中型拡散層２を形成する。次に、その上部にポリシリコ
ン層３を減圧ＣＶ　Ｄ　（Ｃｈｅｍｉｅａｌ　Ｖ　ａｐ
ｏｒ　　Ｄ　ｅｐｏｓｉｔｌｏｎ）法により成長温度６
５０℃で、例えば２０００人成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面に
ＢＰＳＧ　（ホウ素−リンシリケートガラス）膜１２を
成長させる。そして、この第２のシリコン半導体基板５
の上に、前記第１のシリコン半導体基板１を反転させ、
第１および第２のシリコン半導体基板１．５の鏡面研磨
した面が対向するようにして乗せ、温度１１００℃、０
２雰囲気中で熱処理し、第１および第２のシリコン半導
体基板１．５同士を接着する。この時、ＢＰＳＧ　（ホ
ウ素−リンシリケートガラス）の粘性流により、ポリシ
リコン層３の凹凸が埋まり、接着面がより強固なものと
なる。次に、シリコン半導体基板１側を所定の厚さに研
磨する。

次に、接着された第１および第２の半導体基板１．５に
おいて、上層に配置された第１のシリコン半導体基板１
上に、熱酸化により熱酸化膜６を形成し、ホトレジスト
を用いて、カソード電極取出し領域の酸化膜を除去し、
例えばＡｓ（ヒ素）をイオン注入し、熱拡散させ、カソ
ード電極取出し用の高濃度Ｎ中型拡散層９を高濃度Ｎ中
型拡散層２に接するように形成する。次に、前記ホトレ
ジストを除去し、新たなホトレジストを用いて、アノー
ド電極取出し領域の酸化膜を除去し、例えばＢ（ホウ素
）をイオン注入し、熱拡散させることにより、アノード
電極取出し用の高濃度Ｐ生型拡散層８を形成する。次に
、ホトレジストを除去した後、Ｐ（リン）を含んだポリ
シリコンを全面に堆積し、パターニングすることにより
、アノード、カソード電極７が形成され、この発明の積
層構造半導体基板を用いて形成した第４の実施例に係わ
るダイオードが製造される。

このような構成のダイオードによると、２枚の異なる第
１および第２のシリコン半導体基板１．５の間に介在し
ている誘電体としてのＢＰＳＧ膜１２に隣接したポリシ
リコン層３が、半導体装置を形成する際の汚染原子のゲ
ッタリングの核となり、このポリシリコン層３の結晶欠
陥等にこの汚染原子をトラップしてしまうため、第１お
よび第２のシリコン半導体基板１，５中の汚染原子の数
は、大幅に減少し、高性能、高信頼性のダイオードが提
供でき、さらに前記シリコン半導体基板の間に介在する
誘電体として、ＢＰＳＧ　（ホウ素−リンシリケートガ
ラス）膜１２を用いることにより、接着工程の熱処理の
熱により、このＢＰＳＧ（ホウ素−リンシリケートガラ
ス）膜１２が粘性を持ち、この粘性流により対面のポリ
シリコン層３の凹凸を埋めるので、異なるシリコン半導
体基板の接着がより強固なものとなる。また、この誘電
体層の材質としては、ＢＳＧ　（ホウ素−シリケードガ
ラス）　、ＰＳＧ　（リン−シリケートガラス）を用い
ても同様の効果が得られる。

（５）第５の実施例として、第３の実施例で述べた２枚
の異なるシリコン半導体基板の間に介在する誘電体に隣
接するポリシリコンにＰ（リン）を含ませた例について
の変形例としての絶縁層分離型バイポーラ集積回路を第
５図の断面図を用いて説明する。

第５図において、第１のシリコン半導体基板１と、第２
のシリコン半導体基板５を用意し、まず第１のシリコン
半導体基板１の鏡面研磨した面に、例えばＡｓ（ヒ素）
をイオン注入し、所定の深さに熱拡散させ、高濃度Ｎ十
型拡散層２を形成する。

次にその上部にＰ（リン）を含んだポリシリコン層１１
を成長させる。

次に、第２のシリコン半導体基板５の鏡面研磨した面に
熱酸化膜４を成長させる。そして、この第２のシリコン
半導体基板５の上に、前記の第１のシリコン半導体基板
１を反転させ、第１および第２のシリコン半導体基板１
．５の鏡面研磨した面が対向する用にして乗せ、温度１
１００℃、０２雰囲気中で熱処理し、第１および第２の
シリコン半導体基板１．５同士を接着し、次に、シリコ
ン半導体基板１側を所定の厚さに研磨する。

次に、接着された第１および第２の半導体基板１．５に
おいて、上層に配置された第１のシリコン半導体基板１
上にホトレジストを堆積し、素子分離用の絶縁領域形成
パターンを作り、下層のシリコン半導体基板の熱酸化膜
４に届くように、索子分離絶縁領域用の孔を開孔する。

次に、その孔の側面を酸化させ、酸化膜６′を形成する
。次にその孔にポリシリコン層３′を堆積する。次に、
前記のホトレジストを除去し、新たなホトレジストを堆
積し、ベース頭載パターンを形成する。そして、ベース
形成領域に例えばＢ（ホウ素）をイオン注入する。次に
ホトレジストを除去し、再度新たなホトレジストを堆積
し、コレクタ電極取出し領域９およびエミッタ形成パタ
ーンを作り、コレクタ電極取出し領域９およびエミッタ
形成領域に例えばＡｓ（ヒ素）をイオン注入する。次に
、全面に熱酸化による熱酸化膜６を堆積する。この時、
熱酸化の熱により、前記イオン注入したイオンが所定の
深さに拡散され、ベース拡散層８、エミッタ拡散層１３
およびコレクタ電極取出し領域９が形成される。次に、
これらの拡散層にコンタクト孔を開孔し、Ｐ（リン）を
含んだポリシリコンを全面に堆積し、パターニングする
ことにより、ベース、エミッタおよびコレクタの各電極
が形成され、この発明の積層構造半導体基板を用いて形
成した第５の実施例に係わる絶縁層分離型バイポーラ集
積回路が製造される。

このような構成の絶縁層分離型バイポーラ集積回路によ
ると、２枚の異なる第１および第２のシリコン半導体基
板１．５の間に介在している誘電体としての熱酸化膜４
に隣接したＰ（リン）を含んだポリシリコン層１１が、
半導体装置を形成する際の汚染原子のゲッタリングの核
となり、このＰ（リン）を含んだポリシリコン層１１の
結晶欠陥等に汚染原子がトラップしてしまうため、第１
および第２のシリコン半導体基板中の汚染原子の数は、
大幅に減少し、高性能、高信頼性の絶縁層分離型バイポ
ーラ集積回路が提供できる。

［発明の効果］ 以上説明したようにこの発明によれば、２枚以上の異な
る半導体基板を少なくとも１つ以上の誘電体を介在させ
て接着してなる積層構造半導体基板において、この誘電
体に隣接して設けられた多結晶層が、半導体装置を製造
する際の汚染原子のゲッタリングの核となり、汚染原子
をこの多結晶層の結晶欠陥等にトラップしてしまうため
、半導体基板中の汚染原子の数が大幅に減少し、半導体
基板に形成される半導体装置の素子中の少数キャリアの
ライフタイムの向上、ＰＮ接合のリーク電流の減少、お
よび製造歩留りの向上により、高性能、高信頼性の半導
体装置が提供できる。

第６図は、第９図に示す従来例のＰＮ接合のライフタイ
ムを１とした場合、第１乃至第３の実施例のＰＮ接合の
ライフタイムを比率で表わしたグラフである。第３の実
施例のポリシリコンにＰ（りん）を５　Ｘ　１０　”ａ
ｔｏｍｓ／ｃｍ’含ませた例をはしめ、どの実施例にお
いてもＰＮ接合ライフタイムの格段の向上が認められる
。

第７図は、第９図に示す従来例のＰＮ接合のライフタイ
ムを１とした場合、誘電体に隣接する多結晶中のＰ（り
ん）Ｉａ度と、ＰＮ接合のライフタイムとの関係を比率
で表わしたグラフである。多結晶中に含ませるＰ（リン
）の濃度は、基本的にはいくらでも良いのだが、第７図
から分るように、実用上は、Ｉ　Ｘ　１０１９ａｔｏｍ
ｓ／ｃｍ３以上が望ましい。

【図面の簡単な説明】

第１図乃至第４図は、この発明に係わる積層構造半導体
基板を用いて形成したダイオードの断面図で、第５図、
は、この発明に係わる積層構造半導体基板を用いて形成
した絶縁層外扉型バイポーラ集積回路の断面図で、第６
図は、第１乃至第３の実施例のダイオードのライフタイ
ムと、従来構成のＭＯＳダイオードのライフタイムとを
比率で比較したグラフで、第７図は、第３の実施例にお
いて、多結晶中のＰ（りん）の濃度と、従来構成のダイ
オードのライフタイムとを比率で比較したグラフで、第
８図は、従来の積層ｔ、カ造半導体基数を用いて形成し
たＩ　Ｐ　Ｄ　（Ｉ　ｎｔｅｌｌｃｇｅｎｔ　　Ｐ　ｏ
ｖｅｒＤ　ｅｖｉｃｅ）の断面図で、第９図は、従来の
積層（１■造半導体基板を用いて形成した、ダイオード
の断面図である。 １・・・第１のＮ型シリコン半導体基板、２・・・Ｎ＋
型型数散層３・・・ポリシリコン層、３′・・・ポリシ
リコン層、４・・・熱酸化膜、５・・・第２のＮ型シリ
コン半導体基板、５′・・・第２のＮ十型シリコン半導
体是阪、６・・・熱酸化膜、６゛・・・熱酸化膜、７・
・・りんを含んたポリシリコンの電極、８・・・Ｐ十型
拡散層、８′・・・Ｐ十型ベース拡散層、９・・・Ｎ十
型電極取出し層、１０・・・第１のシリコン半導体基板
に形成される第２の熱酸化膜、１１・・・りんを含んだ
ポリシリコン層、１２・・・ＢＰＳＧ　（ホウ素−りん
シリケトガラス）　　１３・・・Ｎ生型エミッタ領域、
１３′・・・Ｎ十型ソース／ドレイン拡散層、１４・・
・ゲート７ヒ極、１５・・・Ｐ＋型ソース／ドレイン拡
散層、１６・・・Ｎ型拡散層。 第１図

Claims (3)

【特許請求の範囲】
1. （１）少なくとも２枚以上の半導体基板を少なくとも１
   つの誘電体を介在させ、接着して形成される積層構造半
   導体基板において、前記少なくとも１つの誘電体に隣接
   して、少なくとも１っの多結晶層が設けられていること
   を特徴とする積層構造半導体基板。
2. （２）前記誘電体がホウ素シリケートガラス（ＢＳＧ）
   、りんシリケートガラス（ＰＳＧ）、およびホウ素−り
   んシリケートガラス（ＢＰＳＧ）であることを特徴とす
   る請求項（１）記載の積層構造半導体基板。
3. （３）前記多結晶層にりんが１０＾１＾９ａｔｏｍｓ／
   ｃｍ＾３以上含まれていることを特徴とする請求項（１
   ）あるいは（２）いずれかに記載の積層構造半導体基板
   。