JPS621315A - コンパレ−タ - Google Patents
コンパレ−タInfo
- Publication number
- JPS621315A JPS621315A JP60141403A JP14140385A JPS621315A JP S621315 A JPS621315 A JP S621315A JP 60141403 A JP60141403 A JP 60141403A JP 14140385 A JP14140385 A JP 14140385A JP S621315 A JPS621315 A JP S621315A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- comparator
- input
- input terminal
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は差動入力形のコンパレータに関し、特にその応
答特性に改善を計ったものである。
答特性に改善を計ったものである。
例えば、トリガレベルを可変することのできる周波数カ
ウンタの入力部には差動入力形のコンパレータが用いら
れる。第３図のＣＭＰはそのコンパレータを示すもので
、入力段には差動増幅器が用いられている。コンパレー
タの一方の入力端には入力信号ｖｔｎが、他方の入力端
には参照電圧Ｖｒが与えられている。
ウンタの入力部には差動入力形のコンパレータが用いら
れる。第３図のＣＭＰはそのコンパレータを示すもので
、入力段には差動増幅器が用いられている。コンパレー
タの一方の入力端には入力信号ｖｔｎが、他方の入力端
には参照電圧Ｖｒが与えられている。
この構成のコンパレータでは入力段に差動増幅器が用い
られているので、入力信号Ｖｉｎと参照電圧Ｖｒとの差
が大となると入力段が飽和状態となり、コンパレータの
応答速度が遅くなる欠点がある。
られているので、入力信号Ｖｉｎと参照電圧Ｖｒとの差
が大となると入力段が飽和状態となり、コンパレータの
応答速度が遅くなる欠点がある。
第４図はこのコンパレータの応答特性を示す波形図で、
（イ）図はＷｉｎとＶｒの差りが所定の範囲内の場合、
口図はＤが大で入力段が飽和状態となった場合である。
（イ）図はＷｉｎとＶｒの差りが所定の範囲内の場合、
口図はＤが大で入力段が飽和状態となった場合である。
０図においてｄ２は応答の遅れを示すものである。なお
、〔イ〕図においてｄｌはコンパレータＣＭＰ自体がも
つ遅れである。
、〔イ〕図においてｄｌはコンパレータＣＭＰ自体がも
つ遅れである。
本発明はこのような問題点を解決する為になされたもの
で、その目的は差動入力形のコンパレータがもつ上記の
ような問題点を解決し、ちって応答特性の良いコンパレ
ータを提供することにある。
で、その目的は差動入力形のコンパレータがもつ上記の
ような問題点を解決し、ちって応答特性の良いコンパレ
ータを提供することにある。
本発明は上記の目的を達成する為に、一方の入力端子に
ダイオードリミッタ回路を介して測定入力が加えられ他
方の入力端子に参照電圧が与えられる差動入力形のコン
パレータ、および入力端子に前記参照電圧が加えられそ
の出力端子で前記ダイオードリミッタ回路のリミッタ電
流を受けるボルテージフォロワ増幅器でコンパレータを
構成したものである。以下、実施例について説明する。
ダイオードリミッタ回路を介して測定入力が加えられ他
方の入力端子に参照電圧が与えられる差動入力形のコン
パレータ、および入力端子に前記参照電圧が加えられそ
の出力端子で前記ダイオードリミッタ回路のリミッタ電
流を受けるボルテージフォロワ増幅器でコンパレータを
構成したものである。以下、実施例について説明する。
（実施例）
第１図は本発明に係るコンパレータの′一実施例の回路
構成図である。第１図において、Ｉｎは入力信号Ｗｉｎ
が印加される端子、Ｒは抵抗器、Ｄｌ、Ｄ２はダイオー
ド、ＣＦ４Ｐは差動入力形のコンパレータ、ＡＩはボル
テージフォロワ増幅器、Ｒ１，Ｒ２は抵抗器、Ｖｒは参
照電圧、０υＴは出力端子である。
構成図である。第１図において、Ｉｎは入力信号Ｗｉｎ
が印加される端子、Ｒは抵抗器、Ｄｌ、Ｄ２はダイオー
ド、ＣＦ４Ｐは差動入力形のコンパレータ、ＡＩはボル
テージフォロワ増幅器、Ｒ１，Ｒ２は抵抗器、Ｖｒは参
照電圧、０υＴは出力端子である。
入力端子Ｉｎは抵抗器Ｒを介してコンパレータＣＭＰの
（−）入力端子に接続されている。ダイオードＤ１．Ｄ
２は互に逆極性で並列に接続され、この並列回路の一端
は抵抗器Ｒの出力側に接続され、他端はボルテージフォ
ロワ増幅器Ａ１の出力端に接続されている。抵抗器Ｒと
ダイオードＤ１．Ｄ２とによりダイオードリミッタ回路
ＬＭが構成されている。
（−）入力端子に接続されている。ダイオードＤ１．Ｄ
２は互に逆極性で並列に接続され、この並列回路の一端
は抵抗器Ｒの出力側に接続され、他端はボルテージフォ
ロワ増幅器Ａ１の出力端に接続されている。抵抗器Ｒと
ダイオードＤ１．Ｄ２とによりダイオードリミッタ回路
ＬＭが構成されている。
抵抗器Ｒ１の一端はコンパレータＣＭＰの（＋）入力端
子に接続され、抵抗器Ｒ２はコンパレータＣＭＰの出力
端子０υＴとＣＭＰの（＋）入力端子に接続されている
。、抵抗ＷＲ１，Ｒ２によりＣＭＰはヒステリシスのあ
るコンパレータが構成される。参照電圧源Ｖｒはボルテ
ージフォロワ増幅ＩＡＩの（＋）入力端子に接続される
とともに、抵抗器Ｒ１を介してコンパレータＣＭＰの（
＋）入力端子に接続されている。このような構成の第１
図回路において、参照電圧Ｖｒを大きく越えるような入
力信号ＷｉｎがコンパレータＣＭＰに加わった場合の動
作について第２図の波形図を用いて説明すると次の如く
なる。
子に接続され、抵抗器Ｒ２はコンパレータＣＭＰの出力
端子０υＴとＣＭＰの（＋）入力端子に接続されている
。、抵抗ＷＲ１，Ｒ２によりＣＭＰはヒステリシスのあ
るコンパレータが構成される。参照電圧源Ｖｒはボルテ
ージフォロワ増幅ＩＡＩの（＋）入力端子に接続される
とともに、抵抗器Ｒ１を介してコンパレータＣＭＰの（
＋）入力端子に接続されている。このような構成の第１
図回路において、参照電圧Ｖｒを大きく越えるような入
力信号ＷｉｎがコンパレータＣＭＰに加わった場合の動
作について第２図の波形図を用いて説明すると次の如く
なる。
第２図に示す入力信号Ｖ％ｎは、抵抗器Ｒとダイオード
Ｄ１．Ｄ２で構成されるダイオードリミッタ回路開でそ
の振幅がリミットされてコンパレータＣＭＰの（−）入
力端子に加えられる。この（−）入力端子に加えられる
電圧を（Ｖ−）とする。一方、コンパレータＣＭＰの（
＋）入力端子に加わる電圧を（Ｖｆ）とすると、 （Ｖ
ｆ）は参照電圧Ｖｒとなる〔なお、実際には（Ｖｆ）は
Ｖｒに、（Ｖｏｕｔ−Ｖｒ）をＲ１／（Ｒ１＋Ｒ２）で
分圧したヒステリシス電圧ΔＶを加えた電圧であるが、
ΔＶは通常数＋ｍｖ程度であり、（Ｖｆ）はほぼＶ「と
みなすことができる）。コンパレータＣＭＰにおいて（
Ｖ−）は（Ｖｆ）と比較されるが、ここでダイオードリ
ミッタ回路ＬＭを構成するダイオード０１．０２の順方
向電圧をＶｆ（ｔｆｆｉぼ０．６Ｖ）とすると、（Ｖ−
）はｖｒニ対して士Ｖｆを越えることはない。これはダ
イオードリミッタ回路開における電流（ｄをボルテージ
フォロワ増幅器Ａ１で受けているためで、この電流がＡ
１に流れてもｖｒ或いは（Ｖｆ）に影響を与えないから
である。
Ｄ１．Ｄ２で構成されるダイオードリミッタ回路開でそ
の振幅がリミットされてコンパレータＣＭＰの（−）入
力端子に加えられる。この（−）入力端子に加えられる
電圧を（Ｖ−）とする。一方、コンパレータＣＭＰの（
＋）入力端子に加わる電圧を（Ｖｆ）とすると、 （Ｖ
ｆ）は参照電圧Ｖｒとなる〔なお、実際には（Ｖｆ）は
Ｖｒに、（Ｖｏｕｔ−Ｖｒ）をＲ１／（Ｒ１＋Ｒ２）で
分圧したヒステリシス電圧ΔＶを加えた電圧であるが、
ΔＶは通常数＋ｍｖ程度であり、（Ｖｆ）はほぼＶ「と
みなすことができる）。コンパレータＣＭＰにおいて（
Ｖ−）は（Ｖｆ）と比較されるが、ここでダイオードリ
ミッタ回路ＬＭを構成するダイオード０１．０２の順方
向電圧をＶｆ（ｔｆｆｉぼ０．６Ｖ）とすると、（Ｖ−
）はｖｒニ対して士Ｖｆを越えることはない。これはダ
イオードリミッタ回路開における電流（ｄをボルテージ
フォロワ増幅器Ａ１で受けているためで、この電流がＡ
１に流れてもｖｒ或いは（Ｖｆ）に影響を与えないから
である。
このように、入力信号Ｖｉｎが大きくなってもコンパレ
ータＣＭＰの差動入力電圧は士Ｖｆを越えることはない
ので、コンパレータＣＭＰの入力段差動増幅器を大きく
飽和させることはない。そのため、コンパレータの応答
を遅くすることなく入力信号Ｗｉｎをコンパレートする
こができる。なお、第２図においてｄｌはコンパレータ
ＣＭＰ自体がもつ遅れを示すものである。
ータＣＭＰの差動入力電圧は士Ｖｆを越えることはない
ので、コンパレータＣＭＰの入力段差動増幅器を大きく
飽和させることはない。そのため、コンパレータの応答
を遅くすることなく入力信号Ｗｉｎをコンパレートする
こができる。なお、第２図においてｄｌはコンパレータ
ＣＭＰ自体がもつ遅れを示すものである。
なお、上述の実施例ではコンパレータＣＭＰとしてヒス
テリシスのあるものを用いた場合を例示して説明したが
、ヒステリシス特性は特に必要としないものである。ま
た、参照電圧Ｖｒは可変可能なものであってもよい。
テリシスのあるものを用いた場合を例示して説明したが
、ヒステリシス特性は特に必要としないものである。ま
た、参照電圧Ｖｒは可変可能なものであってもよい。
以上説明した如く、本発明においては参照電圧をボルテ
ージフォロワ増幅器で受け、この増幅器で差動入力形コ
ンパレータにおけるダイオードリミッタ回路を構成し、
コンパレータの入力差動電圧が大となってもダイオード
の順方向電圧の範囲を越えない状態でコンパレータが動
作するため、常にそのコンパレータの最高スピードで応
答するコンパレータを得ることができる。
ージフォロワ増幅器で受け、この増幅器で差動入力形コ
ンパレータにおけるダイオードリミッタ回路を構成し、
コンパレータの入力差動電圧が大となってもダイオード
の順方向電圧の範囲を越えない状態でコンパレータが動
作するため、常にそのコンパレータの最高スピードで応
答するコンパレータを得ることができる。
第１図は本発明に係るコンパレータの一実施例を示す回
路構成図、第２図は第１図回路の動作を説明するための
波形図、第３図は従来のコンパレータの一例を示す回路
構成図、第４図は第３図回路の動作を説明するための波
形図である。 ＣＭＰ・・・コンパレータ、 ＬＭ・・・ダイオードリ
ミッタ回路、Ａ１・・・ボルテージフォロワ増幅器・第
１図 第２図 ｖ、＋ １ ； ； ｉ
路構成図、第２図は第１図回路の動作を説明するための
波形図、第３図は従来のコンパレータの一例を示す回路
構成図、第４図は第３図回路の動作を説明するための波
形図である。 ＣＭＰ・・・コンパレータ、 ＬＭ・・・ダイオードリ
ミッタ回路、Ａ１・・・ボルテージフォロワ増幅器・第
１図 第２図 ｖ、＋ １ ； ； ｉ
Claims (1)
- 一方の入力端子にダイオードリミット回路を介して入力
信号が加えられ他方の入力端子に参照電圧が与えられる
差動入力形のコンパレータ、およびその入力端子に前記
参照電圧が加えられ出力端子が前記ダイオードリミッタ
回路に接続されたボルテージフォロワ増幅器よりなるコ
ンパレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141403A JPS621315A (ja) | 1985-06-27 | 1985-06-27 | コンパレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60141403A JPS621315A (ja) | 1985-06-27 | 1985-06-27 | コンパレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621315A true JPS621315A (ja) | 1987-01-07 |
| JPH0554629B2 JPH0554629B2 (ja) | 1993-08-13 |
Family
ID=15291188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60141403A Granted JPS621315A (ja) | 1985-06-27 | 1985-06-27 | コンパレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS621315A (ja) |
-
1985
- 1985-06-27 JP JP60141403A patent/JPS621315A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554629B2 (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4475151A (en) | Switching amplifier circuit | |
| EP0202708A3 (en) | D.c. block capacitor circuit | |
| JPH0677035B2 (ja) | Ａｃ−ｄｃ変換回路 | |
| JPS621315A (ja) | コンパレ−タ | |
| JPH0155762B2 (ja) | ||
| JPH0159812B2 (ja) | ||
| US2985775A (en) | Electronic switch with comparator | |
| JP2544746B2 (ja) | パルス幅変調波発生回路 | |
| JPH01300606A (ja) | 半波整流回路 | |
| JPH0427228Y2 (ja) | ||
| JPH0224272Y2 (ja) | ||
| JPS6333664A (ja) | 整流回路 | |
| JPH1013199A (ja) | パルス入力回路 | |
| KR900001441Y1 (ko) | 자동 이득 제어회로 | |
| JPS6292508A (ja) | 電圧振幅制限回路 | |
| SU1582349A1 (ru) | Выключатель сигналов переменного тока | |
| JPH0528833Y2 (ja) | ||
| JPH0510410Y2 (ja) | ||
| KR900005689A (ko) | 레벨 판별회로 | |
| JP3166806B2 (ja) | 電流検出回路 | |
| JPH0237135B2 (ja) | ||
| JPS5833562B2 (ja) | 変化率制限器 | |
| JPS63271170A (ja) | ピ−ク検出回路 | |
| JPH0226405B2 (ja) | ||
| JPH0269016A (ja) | コンパレータ |