JPH0269016A - コンパレータ - Google Patents
コンパレータInfo
- Publication number
- JPH0269016A JPH0269016A JP22167588A JP22167588A JPH0269016A JP H0269016 A JPH0269016 A JP H0269016A JP 22167588 A JP22167588 A JP 22167588A JP 22167588 A JP22167588 A JP 22167588A JP H0269016 A JPH0269016 A JP H0269016A
- Authority
- JP
- Japan
- Prior art keywords
- input
- comparator
- vin
- power supply
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンパレータに関する。
従来、この種のコンパレータは入力信号が直接差動入力
段に印加されていた。
段に印加されていた。
上述した従来のコンパレータは入力信号の電位が電源の
電位に近づくと動作しなくなるが、直接入力信号を印加
しているため、入力信号範囲が小さいという欠点がある
。
電位に近づくと動作しなくなるが、直接入力信号を印加
しているため、入力信号範囲が小さいという欠点がある
。
本発明の目的は前記課題を解決したコンパレータを提供
することにある。
することにある。
上述した従来のコンパレータに対し、本発明は入力電圧
を抵抗で電圧降下させるという相違点を有する。
を抵抗で電圧降下させるという相違点を有する。
前記目的を達成するため、本発明に係るコンパレータに
おいては、コンパレータの差動入力段に、入力電圧を分
割して入力する抵抗素子を有するものである。
おいては、コンパレータの差動入力段に、入力電圧を分
割して入力する抵抗素子を有するものである。
以下、本発明の実施例を図により説明する。
(実施例1)
第1図は本発明の実施例1を示す回路図である。
図において、本発明は2つの電源V、、V2を有するコ
ンパレータ7の差動入力段に、入力信号電位VIN+
、 Vオーを分割させて電圧降下させる抵抗3,4及び
5,6を備えたものである。8は出力端子である。
ンパレータ7の差動入力段に、入力信号電位VIN+
、 Vオーを分割させて電圧降下させる抵抗3,4及び
5,6を備えたものである。8は出力端子である。
抵抗3,4,5.6で端子1.2の入力電位V IN”
、 V IN−を電圧降下させてコンバレータ7に入
力する。抵抗3,4.5.6を調整することにより、入
力電位V IN” 、 V IN−を正電源端子9aの
正n電源電圧V o o +負電源端子9bの負Ill
電源電圧v0より大きくして入力信号範囲を増大できる
。
、 V IN−を電圧降下させてコンバレータ7に入
力する。抵抗3,4.5.6を調整することにより、入
力電位V IN” 、 V IN−を正電源端子9aの
正n電源電圧V o o +負電源端子9bの負Ill
電源電圧v0より大きくして入力信号範囲を増大できる
。
(実施例2)
第2図は本発明の実施例2を示す回路図である。
本実施例は単電源v3を備えたコンパレータ7に適用し
た実施例であり、抵抗3,4,5.6によって端子1.
2の入力電圧V +s+、 V IN−を電圧降下させ
、正側の入力信号範囲を増大させている。この実施例で
はコンパレータが単電源にできるという利点がある。
た実施例であり、抵抗3,4,5.6によって端子1.
2の入力電圧V +s+、 V IN−を電圧降下させ
、正側の入力信号範囲を増大させている。この実施例で
はコンパレータが単電源にできるという利点がある。
以上説明したように本発明は入力電位を抵抗によって分
割して差動入力段へ入力することにより、入力電位の範
囲を増大させることができる効果がある。
割して差動入力段へ入力することにより、入力電位の範
囲を増大させることができる効果がある。
第1図は本発明の実施例1を示す回路図、第2図は本発
明の実施例2を示す回路図である。
明の実施例2を示す回路図である。
Claims (1)
- (1)コンパレータの差動入力段に、入力電圧を分割し
て入力する抵抗素子を有することを特徴とするコンパレ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22167588A JPH0269016A (ja) | 1988-09-05 | 1988-09-05 | コンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22167588A JPH0269016A (ja) | 1988-09-05 | 1988-09-05 | コンパレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0269016A true JPH0269016A (ja) | 1990-03-08 |
Family
ID=16770511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22167588A Pending JPH0269016A (ja) | 1988-09-05 | 1988-09-05 | コンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0269016A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0666646A3 (en) * | 1994-02-03 | 1996-11-27 | Harris Corp | Differential voltage controller. |
| US6774680B2 (en) | 2002-05-29 | 2004-08-10 | Hitachi, Ltd. | Comparator including a differential transistor pair and a diode arrangement |
-
1988
- 1988-09-05 JP JP22167588A patent/JPH0269016A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0666646A3 (en) * | 1994-02-03 | 1996-11-27 | Harris Corp | Differential voltage controller. |
| US6774680B2 (en) | 2002-05-29 | 2004-08-10 | Hitachi, Ltd. | Comparator including a differential transistor pair and a diode arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61120520A (ja) | 比較器 | |
| JPH0368349B2 (ja) | ||
| JPH0269016A (ja) | コンパレータ | |
| US6583746B2 (en) | A/D converter with high speed input circuit | |
| JPH0155762B2 (ja) | ||
| JP3185229B2 (ja) | パルス信号処理回路 | |
| CN112152605A (zh) | 一种无比较器的三路电流频率转换电路 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JPH067367Y2 (ja) | 電圧・電流発生装置 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JP3682122B2 (ja) | 全波整流回路 | |
| EP1206033A3 (en) | Isolator circuit | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPS61105628A (ja) | クランプ回路 | |
| JPS62100007A (ja) | Fet相補償回路におけるバイアス回路 | |
| JPH0463004A (ja) | 増幅回路 | |
| JPH03259310A (ja) | 電圧比較器 | |
| JPS60236324A (ja) | 半導体論理集積回路 | |
| JPS63120261A (ja) | 比較回路 | |
| JPH01128614A (ja) | 電圧比較回路 | |
| JPH06140850A (ja) | 分圧回路 | |
| JPH03150921A (ja) | ヒステリシス付きコンパレータ | |
| JPH01272232A (ja) | 並列型adコンバータの入力回路 | |
| JPH02194727A (ja) | 電流切換回路 | |
| JPH0353804B2 (ja) |