JPS62137626A - トレ−ス装置 - Google Patents
トレ−ス装置Info
- Publication number
- JPS62137626A JPS62137626A JP60276735A JP27673585A JPS62137626A JP S62137626 A JPS62137626 A JP S62137626A JP 60276735 A JP60276735 A JP 60276735A JP 27673585 A JP27673585 A JP 27673585A JP S62137626 A JPS62137626 A JP S62137626A
- Authority
- JP
- Japan
- Prior art keywords
- register
- address
- trace
- microprocessor
- comparator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はマイクロプログラム制御の制御装置に係り、特
にマイクロプロセッサの動作をトレースして記録するト
レーサに好適な方式に関する。
にマイクロプロセッサの動作をトレースして記録するト
レーサに好適な方式に関する。
マイクロプロセッサの高密度、高機能化の為に高集積化
を図る必要があるが、プロセッサの１チツプ化に際して
は有効な保守機能を内蔵することが重要である。この目
的の為一般的に１〜レーサと呼ばれるものが用いられて
おり、例として特開昭５９−２０６９５４号がある。
を図る必要があるが、プロセッサの１チツプ化に際して
は有効な保守機能を内蔵することが重要である。この目
的の為一般的に１〜レーサと呼ばれるものが用いられて
おり、例として特開昭５９−２０６９５４号がある。
本発明の目的はできるだけ少ないトレースメモリを使用
して有効な情報をトレースし保守および事故調査に役立
つ様なトレース方式を提供することにある。
して有効な情報をトレースし保守および事故調査に役立
つ様なトレース方式を提供することにある。
［発明の概要〕
マイクロプロセッサを使用した制御装置において一般゛
的に用いられかつ有効なトレース情報はマイクロプログ
ラムアドレスである。しかしながらマイクロプログラム
が上位装置、デバイスの全ての信号線を直接制御するの
は困難であり、ハードウェア制御回路を介して制御する
のが一般的である。この目的の為マイクロプロセッサと
ハードウェア制御回路とはレジスタ信号。
的に用いられかつ有効なトレース情報はマイクロプログ
ラムアドレスである。しかしながらマイクロプログラム
が上位装置、デバイスの全ての信号線を直接制御するの
は困難であり、ハードウェア制御回路を介して制御する
のが一般的である。この目的の為マイクロプロセッサと
ハードウェア制御回路とはレジスタ信号。
割込み信号２判定信号等によりインターフェイスのやり
とりを行なってハードウェアとマイクロプログラムとの
同期をとりながら一連の動作を実行する。
とりを行なってハードウェアとマイクロプログラムとの
同期をとりながら一連の動作を実行する。
したがってトレース情報としてマイクロプログラムアド
レスのみならず、レジスタ信号２割込み信号２判定信号
等もまた有効でかつ必要であることがわかる。− しかしながらディスク制御装置の如き装置においては数
十個のレジスタ群と数個の割込み信号および数十個の判
定ビットを持っており、これら全てをトレースし記録す
る為には膨大なハードウェア量と多数のメモリとを必要
とし、実用的でない。ここで割込み信号と判定信号は直
接マイクロプログラムアドレスを修飾することが多く、
トレースの対象から除いてもさしつかえない。次にレジ
スタ信号についても複数個あるうちのだ一′一つのレジ
スタ、極端にはたゾ１ビットのみが抽出できれば不良現
象の解析等には有効なことが多い６すなわちマイクロプ
ログラムのあるアドレスの時に特定のレジスタの特定の
ビットがどうなっているかがわかるだけですむ場合が多
い。
レスのみならず、レジスタ信号２割込み信号２判定信号
等もまた有効でかつ必要であることがわかる。− しかしながらディスク制御装置の如き装置においては数
十個のレジスタ群と数個の割込み信号および数十個の判
定ビットを持っており、これら全てをトレースし記録す
る為には膨大なハードウェア量と多数のメモリとを必要
とし、実用的でない。ここで割込み信号と判定信号は直
接マイクロプログラムアドレスを修飾することが多く、
トレースの対象から除いてもさしつかえない。次にレジ
スタ信号についても複数個あるうちのだ一′一つのレジ
スタ、極端にはたゾ１ビットのみが抽出できれば不良現
象の解析等には有効なことが多い６すなわちマイクロプ
ログラムのあるアドレスの時に特定のレジスタの特定の
ビットがどうなっているかがわかるだけですむ場合が多
い。
以下１本発明の一実施例を第１図により詳説する。１は
アドレストレース回路、２はアドレストレースメモリで
あり一般的に用いられているものであるから動作説明を
省略する。１のアドレストレース回路は保守パネル３と
接続されており、保守パネルから指定されたアドレスを
通過したらランプ表示またはマイクロプロセッサ４を停
止させる機能を有しているのもまた一般的である。
アドレストレース回路、２はアドレストレースメモリで
あり一般的に用いられているものであるから動作説明を
省略する。１のアドレストレース回路は保守パネル３と
接続されており、保守パネルから指定されたアドレスを
通過したらランプ表示またはマイクロプロセッサ４を停
止させる機能を有しているのもまた一般的である。
本発明の特徴は、マイクロプロセッサ内のレジスタを保
守パネルから指定し、指定したレジスタの内容と保守パ
ネルから入力した内容のコンペアを行なうレジスタコン
ペア回路５の出力をアドレス情報に付加して第２図の様
にトレースメモリに記録することにある。ここで特定ビ
ットの一致・不一致のみを比較するのであれば付加ビッ
トは１ビツトで充分であり、機能に合せて増加させるこ
とも比較的容易である。またコンペア回路５の出力をア
ドレストレース回路１に入力してアドレスコンペア出力
との一致によりマイクロプロセッサを停止させる様に構
成することも容易である。
守パネルから指定し、指定したレジスタの内容と保守パ
ネルから入力した内容のコンペアを行なうレジスタコン
ペア回路５の出力をアドレス情報に付加して第２図の様
にトレースメモリに記録することにある。ここで特定ビ
ットの一致・不一致のみを比較するのであれば付加ビッ
トは１ビツトで充分であり、機能に合せて増加させるこ
とも比較的容易である。またコンペア回路５の出力をア
ドレストレース回路１に入力してアドレスコンペア出力
との一致によりマイクロプロセッサを停止させる様に構
成することも容易である。
レジスタコンペア回路５に入力されるレジスタ信号６は
特に本発明の為に設ける必要はなく。
特に本発明の為に設ける必要はなく。
マイクロプロセッサのＡＬＵ入力信号等の空き時間（た
とえばＡＬＵ演算時間）中のみ抽出してくればよいから
ハードウェア量はそれ程増大しない。本発明によれば、
従来から用いられているアドレストレースメモリにレジ
スタコンペア用のピッ１〜を付加するだけで、有効なト
レース情報を得ることができ、デバッグ、事故解析等に
有効である。
とえばＡＬＵ演算時間）中のみ抽出してくればよいから
ハードウェア量はそれ程増大しない。本発明によれば、
従来から用いられているアドレストレースメモリにレジ
スタコンペア用のピッ１〜を付加するだけで、有効なト
レース情報を得ることができ、デバッグ、事故解析等に
有効である。
本発明によれば、単一プロセッサのみでなく、マルチプ
ロセッサまたはマルチランプロセッサ等の様に複数のマ
イクロプログラムで共通のレジスタ、共有メモリを制御
する様なマイクロプロセッサシステムにおいて有効なデ
バッグ手段を提供する。
ロセッサまたはマルチランプロセッサ等の様に複数のマ
イクロプログラムで共通のレジスタ、共有メモリを制御
する様なマイクロプロセッサシステムにおいて有効なデ
バッグ手段を提供する。
第１図は本発明の一実施例のブロック図、第２図は本発
明の場合のトレースメモリ内の情報構成を示す説明図で
ある。 １・・・アドレストレース回路、２・・・アドレストレ
ースメモリ、３・・・保守パネル、４・・・マイクロプ
ロセッサ、５・・・レジスタコンペア回路、６・・・レ
ジスタ信号。
明の場合のトレースメモリ内の情報構成を示す説明図で
ある。 １・・・アドレストレース回路、２・・・アドレストレ
ースメモリ、３・・・保守パネル、４・・・マイクロプ
ロセッサ、５・・・レジスタコンペア回路、６・・・レ
ジスタ信号。
Claims (1)
- １、上位装置とディスク駆動装置間のデータ転送を制御
するマイクロプログラム制御方式のディスク制御装置に
おいて、マイクロプログラムアドレス情報に、レジスタ
の内容をコンペアしたフラグを付加し、トレースメモリ
に記録することを特徴とするトレース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60276735A JPS62137626A (ja) | 1985-12-11 | 1985-12-11 | トレ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60276735A JPS62137626A (ja) | 1985-12-11 | 1985-12-11 | トレ−ス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137626A true JPS62137626A (ja) | 1987-06-20 |
Family
ID=17573610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60276735A Pending JPS62137626A (ja) | 1985-12-11 | 1985-12-11 | トレ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137626A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5056013A (en) * | 1988-11-14 | 1991-10-08 | Nec Corporation | In-circuit emulator |
| JP2005507317A (ja) * | 2001-03-12 | 2005-03-17 | アルキャン・インターナショナル・リミテッド | 金属シート又はストリップに型押し模様形成する方法及び装置 |
-
1985
- 1985-12-11 JP JP60276735A patent/JPS62137626A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5056013A (en) * | 1988-11-14 | 1991-10-08 | Nec Corporation | In-circuit emulator |
| JP2005507317A (ja) * | 2001-03-12 | 2005-03-17 | アルキャン・インターナショナル・リミテッド | 金属シート又はストリップに型押し模様形成する方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149891B1 (ko) | 버스상태분석기 및 그 내부버스시험방법 | |
| JPS62137626A (ja) | トレ−ス装置 | |
| US3618028A (en) | Local storage facility | |
| JPS6265147A (ja) | バストレ−ス方式 | |
| JP4484417B2 (ja) | デバッグシステム | |
| JPS6148186B2 (ja) | ||
| JPH04157535A (ja) | レジスタ検査方法 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| RU1803916C (ru) | Устройство дл сопр жени с объектом контрол | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| SU1619290A1 (ru) | Устройство обмена данными | |
| SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
| JP2007080292A (ja) | デバッグシステム | |
| JPS63298452A (ja) | トレ−サ回路 | |
| JPS62117048A (ja) | 記憶装置制御方式 | |
| JPS598062A (ja) | 情報処理装置の状態復帰方式 | |
| JPS60163149A (ja) | メモリ検査方式 | |
| JPS6054695B2 (ja) | 周辺機器制御装置 | |
| JPS6339050A (ja) | アドレスバス試験回路 | |
| JPS61267151A (ja) | インタ−フエ−スモニタ | |
| JPH0266668A (ja) | マルチプロセツサバスのデータトレース方法 | |
| JPS62120665A (ja) | 回転位置検出方式 | |
| JPS6327933A (ja) | トレ−ス用メモリ構成方式 | |
| JPH0221340A (ja) | ファームウェアのデバッグ方式 | |
| JPH04180136A (ja) | ハードウェアトレーサ制御回路 |