JPS62143142A - マイクロプロセツサテスト回路 - Google Patents
マイクロプロセツサテスト回路Info
- Publication number
- JPS62143142A JPS62143142A JP60285264A JP28526485A JPS62143142A JP S62143142 A JPS62143142 A JP S62143142A JP 60285264 A JP60285264 A JP 60285264A JP 28526485 A JP28526485 A JP 28526485A JP S62143142 A JPS62143142 A JP S62143142A
- Authority
- JP
- Japan
- Prior art keywords
- program
- microprocessor
- test
- address
- control terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 102100030551 Protein MEMO1 Human genes 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテスト回路に関し、特に半専体集積回路で実現
されたマイクロプログラム制御によるマイクロプロセッ
サをテストするマイクロプロセッサテスト回路に間する
。
されたマイクロプログラム制御によるマイクロプロセッ
サをテストするマイクロプロセッサテスト回路に間する
。
従来、この種のテスト回路は、例えば第２図に示すよう
に、マイクロプロセッサの実動作時には、プログラムカ
ウンタ６のアドレスが示すプログラムメモ１ノ４の実動
作プログラムを、また、マイクロプロセッサのテスト時
には、プログラム入力端子７から入力されたテストプロ
グラムを、制御端９に印加される制御信号によりプログ
ラム入力切換回路８で切換えてマイクロプロセッサに出
力し、マイクロプロセッサをテストするようになってい
た。
に、マイクロプロセッサの実動作時には、プログラムカ
ウンタ６のアドレスが示すプログラムメモ１ノ４の実動
作プログラムを、また、マイクロプロセッサのテスト時
には、プログラム入力端子７から入力されたテストプロ
グラムを、制御端９に印加される制御信号によりプログ
ラム入力切換回路８で切換えてマイクロプロセッサに出
力し、マイクロプロセッサをテストするようになってい
た。
上述した従来のマイクロプロセッサテスト回路は、テス
トプログラムを外部端子から直接、入力しでいるため、
テスト時におけるマイクロプロセッサの動作か、プログ
ラムメモリの出力により制御されるマイクロプロセッサ
の実動作と異なる欠点かあり、ざらに、プログラムメモ
リの出力、すなわちプログラムのビット長か長くなると
、テスト入力端子数か増加するという欠点がある。
トプログラムを外部端子から直接、入力しでいるため、
テスト時におけるマイクロプロセッサの動作か、プログ
ラムメモリの出力により制御されるマイクロプロセッサ
の実動作と異なる欠点かあり、ざらに、プログラムメモ
リの出力、すなわちプログラムのビット長か長くなると
、テスト入力端子数か増加するという欠点がある。
本発明のマイクロプロセッサテスト回路は、マイクロプ
ロセッサの実動作用およびテスト用プログラムが格納さ
れているプログラムメモリと、制御端子と、プログラム
アドレス入力端子と、第１の論理値が制御端子に印加さ
れると、アドレスをプログラムメモリに順次、出力し、
第２の論理値が制御端子に印加されると、プログラムア
ドレス入力端子から入力されたアドレスを初期アドレス
としてアドレスをプログラムメモリに出力するプログラ
ムカウンタを有する。
ロセッサの実動作用およびテスト用プログラムが格納さ
れているプログラムメモリと、制御端子と、プログラム
アドレス入力端子と、第１の論理値が制御端子に印加さ
れると、アドレスをプログラムメモリに順次、出力し、
第２の論理値が制御端子に印加されると、プログラムア
ドレス入力端子から入力されたアドレスを初期アドレス
としてアドレスをプログラムメモリに出力するプログラ
ムカウンタを有する。
このように、プログラムメモリにテスト用プログラムと
実動作用プログラムを格納し、テスト用または実動作用
プログラムのアドレスをプログラムアドレス入力端子か
らプログラムカウンタに設定することにより、テスト時
におけるマイクロプロセッサの動作がマイクロプロセッ
サの実動作と−敗し、また、テスト端子が少なくすむ。
実動作用プログラムを格納し、テスト用または実動作用
プログラムのアドレスをプログラムアドレス入力端子か
らプログラムカウンタに設定することにより、テスト時
におけるマイクロプロセッサの動作がマイクロプロセッ
サの実動作と−敗し、また、テスト端子が少なくすむ。
本発明の実施例についで図面を参照して説明する。
第１図は、本発明のマイクロプロセッサテスト回路の一
実施例を示すブロック図である。
実施例を示すブロック図である。
本実施例のマイクロプロセッサテスト回路は、プログラ
ムメモリ４と制御端子５とプログラムアドレス入出力端
子２とプログラムカウンタ１とゲート回路３を有する。
ムメモリ４と制御端子５とプログラムアドレス入出力端
子２とプログラムカウンタ１とゲート回路３を有する。
プログラムメモリ４には、マイクロプロセッサの実動作
用およびテスト用プログラムが格納されている。プログ
ラムカウンタ１は、マイクロプロセッサの実動作を指定
する論理値が制御端子５に印加されると、プログラムメ
モリ４に格納されている実動作用プログラムのアドレス
をプログラムメモリ４に順次出力し、マイクロプロセッ
サのテストを指定する論理値が制御端子５に印加される
と、プログラムアドレス入出力端子２から入力されたア
ドレスを初期アドレスとしてアドレスをプログラムメモ
リ４に出力する。ゲート回路３は、マイクロプロセッサ
のテストを指定する論理値が制御端子５に印加されたと
きのみ開いて、プログラムアドレス入出力端子２から入
力されたアドレスをプログラムカウンタ１に出力し、プ
ログラムカウンタ］から出力されたアドレスをプログラ
ムアドレス入出力端子２に出力する。
用およびテスト用プログラムが格納されている。プログ
ラムカウンタ１は、マイクロプロセッサの実動作を指定
する論理値が制御端子５に印加されると、プログラムメ
モリ４に格納されている実動作用プログラムのアドレス
をプログラムメモリ４に順次出力し、マイクロプロセッ
サのテストを指定する論理値が制御端子５に印加される
と、プログラムアドレス入出力端子２から入力されたア
ドレスを初期アドレスとしてアドレスをプログラムメモ
リ４に出力する。ゲート回路３は、マイクロプロセッサ
のテストを指定する論理値が制御端子５に印加されたと
きのみ開いて、プログラムアドレス入出力端子２から入
力されたアドレスをプログラムカウンタ１に出力し、プ
ログラムカウンタ］から出力されたアドレスをプログラ
ムアドレス入出力端子２に出力する。
なお、本実施例仁は逆に、プログラムアドレス入出力端
子２から実動作用プログラムの初期アドレスをゲート回
路３％升してプログラムカウンタ１にセットし、テスト
用プログラムは制ｗＪ端子５に所定の論理値を印加する
だけにしでもよい。また、ゲート回路３を省略してプロ
グラムアドレス入出力端子２とプログラムカウンタ１を
直接、接続しでもよい。
子２から実動作用プログラムの初期アドレスをゲート回
路３％升してプログラムカウンタ１にセットし、テスト
用プログラムは制ｗＪ端子５に所定の論理値を印加する
だけにしでもよい。また、ゲート回路３を省略してプロ
グラムアドレス入出力端子２とプログラムカウンタ１を
直接、接続しでもよい。
以上説明したように本発明は、プログラムメモリにテス
ト用プログラムも格納し、実動作用あるいはテスト用プ
ログラムのアドレスをプログラムアドレス入出力端子か
らプログラムカウンタに設定することにより、少数の外
部端子を用いて、プログラムメモリ内の任意のアドレス
のプログラムの実行を、監視を可能にし、複雑なマイク
ロプロセッサ回路の動作試験の容易化と、外部端子数の
削減によるチップ面積の縮小化を寅現できる効果がある
。
ト用プログラムも格納し、実動作用あるいはテスト用プ
ログラムのアドレスをプログラムアドレス入出力端子か
らプログラムカウンタに設定することにより、少数の外
部端子を用いて、プログラムメモリ内の任意のアドレス
のプログラムの実行を、監視を可能にし、複雑なマイク
ロプロセッサ回路の動作試験の容易化と、外部端子数の
削減によるチップ面積の縮小化を寅現できる効果がある
。
第１図は、本発明のマイクロプロセッサテスト回路の一
実施例を示すブロック図、第２図は従来例のマイクロプ
ロセッサテスト回路のブロック図である。 １・・・プログラムカウンタ、 ２・・・プログラムアドレス入出力端子、３・・・ゲー
ト回路、 ４・・・プログラムメモリ、 ５・・・制御端子。 特許出願人 日本電気株式会社− ０１，い 第１．ヤヵゎ ヵ″゛。 ＼・−９゛
実施例を示すブロック図、第２図は従来例のマイクロプ
ロセッサテスト回路のブロック図である。 １・・・プログラムカウンタ、 ２・・・プログラムアドレス入出力端子、３・・・ゲー
ト回路、 ４・・・プログラムメモリ、 ５・・・制御端子。 特許出願人 日本電気株式会社− ０１，い 第１．ヤヵゎ ヵ″゛。 ＼・−９゛
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサの実動作用およびテスト用プログラ
ムか格納されているプログラムメモリと、 制御端子と、 プログラムアドレス入力端子と、 第１の論理値が制御端子に印加されると、アドレスをプ
ログラムメモリに順次、出力し、第２の論理値が制御端
子に印加されると、プログラムアドレス入力端子から入
力されたアドレスを初期アドレスとしてアドレスをプロ
グラムメモリに出力するプログラムカウンタを有するマ
イクロプロセッサテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285264A JPS62143142A (ja) | 1985-12-17 | 1985-12-17 | マイクロプロセツサテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60285264A JPS62143142A (ja) | 1985-12-17 | 1985-12-17 | マイクロプロセツサテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143142A true JPS62143142A (ja) | 1987-06-26 |
Family
ID=17689247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60285264A Pending JPS62143142A (ja) | 1985-12-17 | 1985-12-17 | マイクロプロセツサテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02259938A (ja) * | 1989-03-31 | 1990-10-22 | Ricoh Co Ltd | プロセッサ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5193135A (en) * | 1975-02-12 | 1976-08-16 | Maikurokonpyuutano puroguramukauntasetsuteihoshiki | |
| JPS59177657A (ja) * | 1983-03-29 | 1984-10-08 | Fujitsu Ltd | マイクロコンピユ−タ |
-
1985
- 1985-12-17 JP JP60285264A patent/JPS62143142A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5193135A (en) * | 1975-02-12 | 1976-08-16 | Maikurokonpyuutano puroguramukauntasetsuteihoshiki | |
| JPS59177657A (ja) * | 1983-03-29 | 1984-10-08 | Fujitsu Ltd | マイクロコンピユ−タ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02259938A (ja) * | 1989-03-31 | 1990-10-22 | Ricoh Co Ltd | プロセッサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6298437A (ja) | マイクロコンピユ−タ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPS6355090B2 (ja) | ||
| JPS6349811B2 (ja) | ||
| JPH011032A (ja) | マイクロコンピュ−タ回路 | |
| JPS63240639A (ja) | マイクロコンピユ−タ | |
| JPS62125441A (ja) | １チツプマイクロコンピユ−タ | |
| JPH0353342A (ja) | テストモード設定回路 | |
| JPS60193056A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0325784A (ja) | メモリ素子 | |
| JPH02103482A (ja) | 集積回路装置 | |
| JPS6235947A (ja) | 制御装置 | |
| JPH025146A (ja) | ワンチップマイクロコンピュータ | |
| JPH01284934A (ja) | ディジタル信号処理装置 | |
| JPH0559356U (ja) | デジタルｌｓｉ用テスト回路 | |
| JPS62166448A (ja) | プログラムトレ−ス装置 | |
| JPH02205987A (ja) | 演算処理システム | |
| JPH03196231A (ja) | 情報処理装置 | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPH01224849A (ja) | マイクロコンピュータ | |
| JPS5944658B2 (ja) | プログラム点検回路 | |
| JPH0862292A (ja) | 半導体ｉｃ試験装置 | |
| JPH01276484A (ja) | 論理回路 | |
| JPH0431777A (ja) | Ｌｓｉテスト装置 |