JPH011032A - マイクロコンピュ−タ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｌ産業上の利用分野］ 本発明は、マイクロコンピュータ回路に関し、アキュー
ムレータの値等の条件に応じて読み出すサブルーチンを
変えるような場合、簡雫なプログラムで実現できるよう
にしたマイクロコンピュータの周辺回路に関する。

［従来の技術］ 例えば、８ビツトマイクロコンピユータにおいては、ア
キュムレータ値の条件に応じて読み出すサブルーチンを
代えるような命令を持っていないため、例えば、第３図
に示すフｔ７−チャートを実現する場合、第４図又は第
５図に示す方法が採用されていた。

ここで、第４図の方式は、アキュムレータ値を比較命令
で調べ、条件と一致したとき、対応するサブルーチンを
読み出す方法である。

一方、第５図の方式は、テーブルにジャンプ先アドレス
を書き込んでおき、アキュムレータ値に対応するジャン
プ先アドレスをプログラマブルカウンタにセットして分
岐し、処理終了後に予めメモリに退避しておいた戻り番
地に戻る方法である。

１、解決すべき問題点］ 上述した従来の手法では、第４図に示す方法にあっては
読み出すサブルーチンの数が多くなると、サブルーチン
読み出しまでにかかる平均時間が増大するという問題が
あった。

一方、第５図に示す方法にあっては、分岐数にかかわら
ず一定の時間で分岐できるが、ソフトウェアが複雑であ
り、多数のレジスタが必要になると共に、処理時間もか
かるという問題があった。

そこで本発明の１′、１的とするところは、上述した従
来の問題点を解決し、例えばアキュムレータの値に応じ
て読み出すサブルーチンを変えたい場合等であっても、
簡？）１−なプログラムで迅速に処理することができる
マイクロコンピュータ回路を提供することにある。

１問題手点の解決手段］ 本発明は、読み出したいサブルーチンのアドレスを上位
アドレス、下位アドレスに別けて配列したサブルーチン
上位アドレスＲＯＭ、サブルーチン下位アドレスＲＯＭ
と、この配列されたサブルーチンアドレスの何番目を呼
び出すかをＣＩ）　Ｕからのアキュムレータ値を書き込
むことによって指定するレジスタ回路と、ＣＰ　ＵがＣ
ａｌｌ命令の命令コードを読み込んだことを検出し、こ
れに続く２つのメモリリードサイクルのうち、初めのサ
イクルでサブルーチン下位アドレスＲＯＭを、次のサイ
クルでサブルーチン上位アドレスＲＯＭを選択する信号
を出力し、この間プログラム用ＲＯＭを非アクティブと
するＣａｌｌ命令コントロール回路とを設けてマイクロ
コンピュータ回路を構成している。

［実施例］ 次に、本発明の一実施例を図面を参照して説明する。

第１図は、本発明の一実施例であるマイクロコンピュー
タ回路のブロック回路図である。

同図において、１はＣＰ　ＬＪ、２はシステムクロック
を発振するり■コック回路、３はＣａｌｌ命令コントロ
ール回路、４はアドレスデコーダ、５はレジスタ回路、
６はサブルーチン下位アドレスＲＯＭ、７はサブルーチ
ン上位アドレスＲＯＭ、８はプログラム蓄積用ＲＯＭ、
９はパスバッファ、１０はＲＡ　Ｍである。

本実施例装置において、第３図のようなアキュムレータ
値に応じてサブルーチンを読み出す場合について説明す
ると、第２図（Ａ）、（Ｂ）に示すように、前記サブル
ーチン下位、上位アドレスＲＯＭ６．７には、サブルー
チンの下位、上位アドレスが配列されている。

まず、ＣＰＵＩはＯＵＴ命令等でレジスタ回路５にアキ
ュムレータ値を書き込む。このとき、アキュムレータ値
がｎであったとすると、レジスタ回路５の出力値はｎと
なり、サブルーチン下位。

上位アドレスＲＯＭ６．７は、ｎ番地が指定される。ま
た、このときＣａｌｌ命令コントロール回路３が起動さ
れ、ＣＰＵＩが実行する命令コードの監視を開始し、一
方、ＣＰＵ１はプログラム蓄積用ＲＯＭ８にかかれてい
るプログラムを実行してゆく。

ここで、ＣａｌｌＸ、　Ｙというサブルーチンを呼ぶ３
バイト命令がプログラム蓄積用ＲＯＭ８にかかれている
場合を説明する。

従来技術では、ＣＰ　Ｕ　１は、 ■Ｃａｌｌ命令の命令コード、 ■サブルーチンの下位アドレス（ここではＹアドレス） ■サブルーチンの上位アドレス（ここではＸアドレス） の順にプログラム蓄積用ＲＯＭ　８を読み、ＣａｌｌＸ
。

Ｙを実行していた。

本実施例装置では、Ｃａｌｌ命令コントロール回路３が
■のサイクルでＣＰ　Ｕ　１がＣａｌｌ命令の命令コー
ドを読み込んだことを検出し、■のサイクルでＹＯ出力
をアクティブとする。これにより、サブルーチン下位ア
ドレスＲＯＭ６及びパスバッファ９がアクデイプとなり
、プログラム蓄積用ＲＯＭ８が非アクティブとなる。

サブルーチン下位アドレスＲＯＭ　６からは、レジスタ
回路５によって指定されたｎ番地の値Ｎ２がパスバッフ
ァ９を介してデータバス上に出力され、これをＣ））Ｕ
ｌが読み込むことになる。

次の■のサイクルでは、Ｃａｌｌ命令コントロール回路
３はＹ１出力をアクティブすることになる。

これにより、サブルーチン上位アドレスＲＯＭ７及びパ
スバッファ９がアクティブ、ブｔ７グラム蓄積用ｆｌＯ
Ｍ８が非アクティブとなり、■の場合と同様に、サブル
ーチン上位アドレスＲＯＭ７のｎ番地の値Ｎ１をＣ））
　Ｕ　１が読み込むことになる。

上記の通り、■、■のサイクルではプログラム蓄積用Ｉ
ｔ　ＯＭ　８は禁止されており、Ｘ、Ｙは実際にはデー
タバス上に出力されることはないなめ、データの折欠は
起こらない。これにより、ＣＩ）　Ｕｌはアキュムレー
タの値ｎに対応したサブルーチンＮｌ　、Ｎ２を実行す
ることになる。

ここで、本実施例と従来技術とを比較すると、本実施例
装置では、ＯＵ　’ｒ’命令、Ｃａｌｌ命令の２つの命
令だけ第３図のフローチャートを実現でき、ＣＩ）　Ｕ
サイクルで２７ステート（ＯＵＴ・・・１０ステート、
Ｃａｌｌ・・・１７ステート）で済む。

これに対し、第４図の場合には、比軸命令、　Ｃａ１１
命令を繰り返すなめ、ｎ回の比較をしたと仮定すると、
７・ｎ−１−１０（ｎ−１）　−１−２７スデート必要
であり（比較・・・７スデート、一致しないとき次の比
較へ進む・・・１０ステート、一致したときジャンプ７
ＩＣａｌｌ・・・２７ステート）、ｎが増せばステート
数も大幅に増大してしまう。一方、第５図の場合は８１
ステート必要である。

このように、本実施例によれば、処理の実行が簡易であ
ると共に、処理時間も大幅に雉縮することができる。

尚、本発明は上記実施例に限定されれるものではなく、
本発明の要旨の範囲内で種々の変形実施が可能である。

［発明の効果］ 以上説明したように、本発明によればＣａｌ＋命令の前
にレジスタ回路に読み出したいサブルーチンに対応した
値を書き込むだけで、それに応じたサブルーチンを読み
出すことができる。

【図面の簡単な説明】

第１図は本発明の一実施例装置のブロック回路図、第２
図（Ａ＞、（Ｂ）はそれぞれサブルーチン上位アドレス
ＲＯＭ、サブルーチン下位アドレスＲＯＭの内容の一例
を示す概略説明図、第３図はアキュムレータ値に対応し
たサブルーチンを読み出す場合のフローチャート、第４
図、第５図は第３図のフローチャーを実現するための従
来の詳細な手順を示すフローチャートである。 １；ＣＰＵ、 ３；Ｃａｌｌ命令コントロール回路、 ５；レジスタ回路、 ６；サブルーチン下位アドレスＲＯＭ、７；サブルーチ
ン上位アドレスＲＯＭ、８；プログラム用ＲＯＭ。 代理人　弁理士　渡　辺　喜　平 第１図 第２図 （Ａｌ　　　　　　　　　　　　　　　　（８１第３図

Claims (1)

【特許請求の範囲】
1. ＣＰＵと、このＣＰＵが実行するプログラムを蓄積した
   プログラム用ＲＯＭと、前記ＣＰＵからのサブルーチン
   アドレスがサブルーチンアドレスＲＯＭの何番目にある
   かが書き込まれるレジスタ回路と、このレジスタ回路に
   接続され、上位アドレスが配列されているサブルーチン
   上位アドレスＲＯＭと、前記レジスタ回路に接続され、
   サブルーチンの下位アドレスが配列されている下位アド
   レスＲＯＭと、ＣＰＵがＣａｌｌ命令の命令コードを読
   み込んだことを検出し、これに続く２つのメモリリード
   サイクルのうち、初めのサイクルでサブルーチン下位ア
   ドレスＲＯＭを、次のサイクルでサブルーチン上位アド
   レスＲＯＭを選択する信号を出力し、この問プログラム
   用ＲＯＭを非アクティブとするＣａｌｌ命令コントロー
   ル回路とを設けたことを特徴とするマイクロコンピュー
   タ回路。