JPS62147775A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法、特に放射線耐性を向上
させたＭＯ８集積回路の製造方法に関する。

〈従来の技術〉 従来のこの種の半導体集積回路、すなわちポリシリコン
膜を放射線のシールド膜として利用するＭＯ８ＩＣの製
造方法としては、以下に示すような方法が知られている
。すなわち、半導体基板上に形成したポリシリコン層を
パターニングして活性さらに、このゲート酸化膜上にゲ
ートを極（ポリシリコン）を形成している。この場合、
ゲート酸化膜形成時に、活性領域の端部と々るポリシリ
コン層の側面に酸化膜を成長させ、この酸化膜を、ポリ
シリコン層（シールドＭ）とゲート電極との間の絶縁膜
として利用している。また、上記ポリシリコン層はウェ
ットエツチング等の等方性エツチングによりその側面形
状を改良していた。これは異方性エツチングによればそ
の側面が略垂直になって、該側面部でのゲート電極材料
の残り等の不都合が生じるからである。

〈発明が解決しようとする問題点〉 しかしながら、このような従来の半導体装置の製造方法
にあっては、ゲート酸化膜形成時にポリシリコン層側面
に成長する酸化膜をゲート電極との絶縁膜として利用す
るため、その絶縁耐圧が低く、歩留りが悪化し、また、
装置の信頼性が低下するという問題点を有していた。ま
た、等方性エツチングによればポリシリコン層側面にテ
ーパな形成することはできるが、エツチング量が不均一
となり易く、従って集積度の低下を招くという問題点が
生じていた。

〈問題点を解決するための手段〉 本発明は、半導体基板上に形成され活性領域を画成する
ポリシリコン層と、この半導体基板の表面上のゲート絶
縁膜上Ｋｍ層され前記ポリシリコン層に絶縁体を介して
接触するゲート電極と、を有する半導体装置の製造方法
において、半導体基板上にゲート絶縁膜を成長させる工
程と、このゲート絶縁膜上にポリシリコン層と第１絶縁
膜とを積層し、このポリシリコン層と第１絶縁膜とをパ
ターン形成して活性領域を画成する工程と、このポリシ
リコン層をサイドエツチングしてポリシリコン層の側面
を第１絶縁膜の側面より内方に位置させる工程と、この
第１絶縁膜より絶縁耐性の優れた第２絶縁膜を第１絶縁
膜の表面とポリシリコン層の側面とゲート絶縁膜の表面
とに全面被着させる工程と、異方性エツチングによυポ
リシリコン層の側面を被う第２絶縁膜を残して第１絶縁
膜の表面とゲート絶縁膜の表面とを露出すると共に、第
１絶縁膜と第２絶縁膜とからなる絶縁体を完成する工程
と、露出したゲート絶縁膜上にゲート電極を形成する工
程と、を備え比構成である。

く作用〉 本発明方法によれば、ポリシリコン層の側面を第１絶縁
膜の側面より内方に位置させ、第１絶縁膜より絶縁耐性
の優れた第２絶Ｒｇ！をこのポリシリコン層の側面に被
着することにより、絶縁耐性の優れた絶縁体を、ポリシ
リコン層とゲート電極との間に介在させることができる
。

〈実施例〉 以下、本発明に係る半導体装置の製造方法の一実施例を
第１図囚〜第１図（Ｆ２）を参照して説明する。第１図
（４）〜第１図（Ｆ２）は本発明方法の一実施例に係る
半導体装置の製造フローを示す該装置の縦断面図である
。

まず、第１図囚に示すように、ｐ型半導体基板（１）上
に約５００■の厚さの熱酸化膜（ゲート絶縁膜）（２）
を成長させ、その後、この熱酸化膜（２）上に約２００
０囚　の厚さのリンドープした第１のポリシリコン層（
３）を形成し、さらに、このポリシリコン層（３）上に
例えばＣＶＤ法により約２０００（人）の酸化膜（以下
、第１絶縁膜〕（４）を連続的に被着し、次いで、これ
らのポリシリコン層（３）及び第１絶縁膜（４）を例え
ば異方性エツチング法を用いてパターン形成し、所定の
活性領域（３）を画成する。この結果、ポリシリコン層
（３）及び第１絶縁膜（４）の側面はゲート絶縁膜（２
）上に垂直に形成される。また、ポリシリコン層（３）
は放射線のシールド膜となる。

次に１第１図ＣＢ）に示すように、等方性エツチング法
を用いて活性領域■の端部である上記ポリシリコン層（
３）の側面のみを約０．２μだけサイドエツチングする
。この結果、ポリシリコン層（３）の側面はその上の第
１絶縁膜（４）の側面よりも内方に引込んで位置するこ
ととなる。なお、この場合、ポリシリコン層（３）の側
面に不純物を添加した後所定のウェットエツチングを施
せば、サイドエツチング・址のｔへ′度をさらに向上さ
せることができる。

次に、第１図０に示すように、例えばＣＶＤ　法により
第２絶縁膜（５）であるシリコン窒化膜な約２０００（
λ）の厚さに、これらの第１絶縁膜（４）の上面及び側
面、ポリシリコン層（３）の側面、及び、ゲート絶縁膜
（２）の上面に被着する。この第２絶縁膜（５）は第１
絶縁膜（４）よυも絶縁耐性に優れている。

次いで、異方性エツチングによる全面エッチパックによ
り、ポリシリコン層（３）の側面を被う第２絶ｉｇ（５
）を残して第１絶縁１（４）の表面とゲート絶縁膜（２
）の表面とを露出させる（第１図０）。この結果、第１
絶縁膜（４）と第２絶縁膜（５）とからなる絶縁体（６
）が完成される。

次いで、これらの露出した第１絶縁膜（４）及びゲート
絶縁膜（２）の表面全面に所定厚さのポリシリコン膜（
７）が形成され、所定のパターン形成工程を経て、ゲー
ト絶縁膜（２）上にポリシリコンからなるゲート電極（
７謄１形成される（第１図■）。

次いで、第１図（Ｆ２）に示すように、例えばイオン注
入法によりヒ素を基板（１）の所定部分に導入し、ソー
ス（８）及びドレイン（９）を形成する。その後、これ
らをアニールし、さらに層間ＰＳＧ膜α０をこれらの表
面に成長させ、配線のための開口を形成した後アルミニ
ウム膜αυをスパッタ法等により被着して配線を形成す
る（第１図（Ｆｌ）及び（Ｆ２））。

これらの結果、活性領域■を画成するポリシリコン層（
３）（シールド膜）と、ゲート電極（７）とが、絶縁体
（６）を介して隣接する半導体装置が完成する。

また、この絶縁体（６）においてポリシリコン層（３）
とゲート電極（７）七の間には絶縁耐性の優れた第２絶
Ｍ　ＩＩＡ　（５）が介在されることになる。

〈効果〉 以上説明してきたように、本発明方法によれば、ポリシ
リコン層とゲート電極との間の絶縁体の絶縁耐性を向上
させることができ、歩留りの良い、また、高い信頼性を
有する半導体装置を得ることができる。また、ポリシリ
コン層の側面をエッチバック法により形成することによ
り、活性領域内においてゲー）［極材のエツチング残り
の少い形状の優れた装置を得ることができる。

【図面の簡単な説明】

第１図（４）〜第１図（Ｆ２）は本発明方法の一実施例
に係る各工程を示す半導体装置の断面図である。 （１）・・・・・・半導体基板、（２）・・・・・・ゲ
ート絶縁膜、（３）・・・・・・ポリシリコン層、（４
）・・・・・・第１絶縁膜、（５）・・・・・・第２絶
縁膜、（６）・・・・・・絶縁体、（７）・・・・・・
ゲート電極、■・・・・・・活性領域。 峯１別（Ａ） ）１１　昏Ｑ（Ｄ）

Claims (1)

【特許請求の範囲】
1. 半導体基板上に形成され活性領域を画成するポリシリコ
   ン層と、この半導体基板の表面上のゲート絶縁膜上に積
   層され前記ポリシリコン層に絶縁体を介して接触するゲ
   ート電極と、を有する半導体装置の製造方法において、
   半導体基板上にゲート絶縁膜を成長させる工程と、この
   ゲート絶縁膜上にポリシリコン層と第１絶縁膜とを積層
   し、このポリシリコン層と第１絶縁膜とをパターン形成
   して活性領域を画成する工程と、このポリシリコン層を
   サイドエッチングしてポリシリコン層の側面を第１絶縁
   膜の側面より内方に位置させる工程と、この第１絶縁膜
   より絶縁耐性の優れた第２絶縁膜を第１絶縁膜の表面と
   ポリシリコン層の側面とゲート絶縁膜の表面とに全面被
   着させる工程と、異方性エッチングによりポリシリコン
   層の側面を被う第２絶縁膜を残して第１絶縁膜の表面と
   ゲート絶縁膜の表面とを露出すると共に、第１絶縁膜と
   第２絶縁膜とからなる絶縁体を完成する工程と、露出し
   たゲート絶縁膜上にゲート電極を形成する工程と、を備
   えたことを特徴とする半導体装置の製造方法。