JPS62149136A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62149136A JPS62149136A JP28989285A JP28989285A JPS62149136A JP S62149136 A JPS62149136 A JP S62149136A JP 28989285 A JP28989285 A JP 28989285A JP 28989285 A JP28989285 A JP 28989285A JP S62149136 A JPS62149136 A JP S62149136A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- resist
- manufacturing
- semiconductor device
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 238000007665 sagging Methods 0.000 claims description 3
- 239000013077 target material Substances 0.000 claims 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 8
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装時の製造方法に関する。
本発明は半導体装置の製造方法に及いて、エツチング被
材をエツチングする際にエツチングによる反応熱を利用
しレジストをだれさせエツチング被材に制呻良くテーパ
ーをつけることができることとなったものである。
材をエツチングする際にエツチングによる反応熱を利用
しレジストをだれさせエツチング被材に制呻良くテーパ
ーをつけることができることとなったものである。
従来、半導体装時の製造方法に於けるエツチング被材に
テーパーをつけるエツチングではアンダーカットを利用
して行なわれていた。
テーパーをつけるエツチングではアンダーカットを利用
して行なわれていた。
〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来の技術では、第２図のようにアンダーカラトラ
利用しているためにテーパーの制御が困帷でオーバーエ
ツチングｔが増加するとエッチング被材の寸法が変化す
るという問題があった。
述の従来の技術では、第２図のようにアンダーカラトラ
利用しているためにテーパーの制御が困帷でオーバーエ
ツチングｔが増加するとエッチング被材の寸法が変化す
るという問題があった。
本発明はこの様な問題を解決するもので、その目的とす
ることは、エツチング時の反応熱を利用したエツチング
を行なうことにより、エッチング被材のテーパーと寸法
の制−が可能となるエッチングを提供することにある。
ることは、エツチング時の反応熱を利用したエツチング
を行なうことにより、エッチング被材のテーパーと寸法
の制−が可能となるエッチングを提供することにある。
本発明の半導体装置の製造方法は
ａ）ウェハ上にエツチング被材を形成する工程と
ｂ〕 前記エッチング被材上にレジストを形成する工程
と Ｃ）前記レジストをパターニングする工程とｄ）前＾己
パターニングしたレジストをマスクとして、エツチング
時の反応熱によるレジストのだれを利用し、エツチング
被材にテーパーをつけるエツチングを行なう工程とから
なることを特徴とする。
と Ｃ）前記レジストをパターニングする工程とｄ）前＾己
パターニングしたレジストをマスクとして、エツチング
時の反応熱によるレジストのだれを利用し、エツチング
被材にテーパーをつけるエツチングを行なう工程とから
なることを特徴とする。
〔作用〕。
本発明の作中を述べれば、エツチングが進行すると同時
にエツチングの反応熱によりレジストがだれて徐々にレ
ジストの幅が広がることにより、エツチング被材に＊ａ
１ 舗良＜テーパーがつく。
にエツチングの反応熱によりレジストがだれて徐々にレ
ジストの幅が広がることにより、エツチング被材に＊ａ
１ 舗良＜テーパーがつく。
〔実施例］
以下、本発明について、実施例に基づき詳細に説明する
。
。
第１図（ａ）〜（ｄ）は本発明の実施例を工程順に示す
断面図である。まず第１図（ａ）の如くウェハ１１１１
上に硅化モリブデン１０２を形成する。次に第１図（ｂ
）の如く硅化モリブデン１０２上にレジストＩＱ３を形
成し、第１図（ｃ）の如くレジスト１０３のパターニン
グを行なう。レジスト１０３のパターニングを行なう工
程に於いては、レジストのだれを利用することを考慝し
、レジストの寸ｉ１制副する必要がある。次に第１図（
ｄ）のクロ〈レジスト１０３をマスクとして、硅化モリ
ブデン１０２との反応熱の大きいガスを用いたドライエ
ツチングによシ、硅化モリブデン１０２のパターニング
を行ない工程を終了する。
断面図である。まず第１図（ａ）の如くウェハ１１１１
上に硅化モリブデン１０２を形成する。次に第１図（ｂ
）の如く硅化モリブデン１０２上にレジストＩＱ３を形
成し、第１図（ｃ）の如くレジスト１０３のパターニン
グを行なう。レジスト１０３のパターニングを行なう工
程に於いては、レジストのだれを利用することを考慝し
、レジストの寸ｉ１制副する必要がある。次に第１図（
ｄ）のクロ〈レジスト１０３をマスクとして、硅化モリ
ブデン１０２との反応熱の大きいガスを用いたドライエ
ツチングによシ、硅化モリブデン１０２のパターニング
を行ない工程を終了する。
ここではエツチング被材として硅化モリブデンを開用し
たが、エツチングガスとの反応熱が大きいものであれば
、硅化モリブデンに限らずに使用することが可能である
。
たが、エツチングガスとの反応熱が大きいものであれば
、硅化モリブデンに限らずに使用することが可能である
。
上述の如く本発明の製造工程によれば、エツチング時の
反応熱によるレジストのだれを利用し、エツチング被材
にテーパーをつけるエツチングを行なうことにより、エ
ツチングの条件の制御により、テーパーの制御が可能と
なりオーバーエツチング時間が長くてもエツチング被材
の寸法が変化することがなく、エツチングの信頼性を向
上することができる。
反応熱によるレジストのだれを利用し、エツチング被材
にテーパーをつけるエツチングを行なうことにより、エ
ツチングの条件の制御により、テーパーの制御が可能と
なりオーバーエツチング時間が長くてもエツチング被材
の寸法が変化することがなく、エツチングの信頼性を向
上することができる。
第１１ｄ（ａ）〜（ａ）は本発明の半導体衷崖の夷遣方
法の実施例を示す工程断面図である。 第２１ＺＪ （ｒｉ従来の半導体装１）マの断面図であ
る。 １０１ ・・ウェハ １０２・・・硅化モリブデン １０６・・・レジスト ２０１・・ウェハ ２Ω２・・・硅化モリブデン ２０５・・・レジスト
法の実施例を示す工程断面図である。 第２１ＺＪ （ｒｉ従来の半導体装１）マの断面図であ
る。 １０１ ・・ウェハ １０２・・・硅化モリブデン １０６・・・レジスト ２０１・・ウェハ ２Ω２・・・硅化モリブデン ２０５・・・レジスト
Claims (1)
- （１）ａ）ウェハ上にエッチング被材を形成する工程と ｂ）前記エッチング被材上にレジストを形成する工程と ｃ）前記レジストをパターニングする工程とｄ）前記パ
ターニングしたレジストをマスクとして、エッチング時
の反応熱によるレジストのだれを利用し、エッチング被
材にテーパーをつけるエッチングを行なう工程とからな
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28989285A JPS62149136A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28989285A JPS62149136A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62149136A true JPS62149136A (ja) | 1987-07-03 |
Family
ID=17749116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28989285A Pending JPS62149136A (ja) | 1985-12-23 | 1985-12-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62149136A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474956A (en) * | 1995-03-14 | 1995-12-12 | Hughes Aircraft Company | Method of fabricating metallized substrates using an organic etch block layer |
-
1985
- 1985-12-23 JP JP28989285A patent/JPS62149136A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5474956A (en) * | 1995-03-14 | 1995-12-12 | Hughes Aircraft Company | Method of fabricating metallized substrates using an organic etch block layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62149136A (ja) | 半導体装置の製造方法 | |
| JP3371988B2 (ja) | 薄膜の加工方法 | |
| JPS6248025A (ja) | 絶縁膜へのコンタクト孔形成方法 | |
| JPH0198229A (ja) | 半導体装置の製造方法 | |
| JPH04370929A (ja) | ドライエッチング方法 | |
| JPH05335588A (ja) | 不揮発性メモリー装置及び不揮発性メモリー装置の製造方法 | |
| JPH0281441A (ja) | 半導体装置の製造方法 | |
| JPH01236658A (ja) | 半導体装置の製造方法 | |
| JPS62156857A (ja) | メモリ素子を含む半導体装置の製造方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100252888B1 (ko) | 반도체소자의 제조방법 | |
| KR100205057B1 (ko) | 게이트와 팁간의 간격 제어가 가능한 에프이디 제조방법 | |
| JPS62154735A (ja) | 半導体装置の製造方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS60208845A (ja) | 半導体装置の配線形成法 | |
| JPS63119534A (ja) | 半導体装置の製造方法 | |
| JPH03184361A (ja) | 半導体装置の製造方法 | |
| JPS61113237A (ja) | ポリシリコンのエツチング方法 | |
| JPH01152646A (ja) | 半導体装置の製造方法 | |
| JPS6142967A (ja) | 半導体装置の電極形成方法 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 |