JPS6142967A - 半導体装置の電極形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置の電極の形成方法に係り、特に、
電界効果トランジスタ（ＦＥ’Ｉ’）のゲート電極など
に用いられる「きのこ」形電極の形成方法の改良に関す
るものである。

〔従来の技術〕

第１図は横方向エツチングプロセスを用いた従来のきの
こ形電極の形成方法を説明するためにその主要段階にお
ける状態を示す断面図で、まず、第１図Ａに示すように
、半導体基板（１）の上に互いに異質の第１の金属層（
２）および第２の金属層（３）を形成する。次に、第１
図Ｂに示すように、その上にレジストを塗布し、写真食
刻技術によってパタ　　　□−ニングを施してレジスト
薄膜マスク（４）を形成する。つづいて、第１図Ｃに示
すように、このレジスト薄膜マスク（４）を介して第１
の金属層（２）および第２の金属／Ｅ）　（３）にエツ
チングを施し、第１の金属゛層パターン（２ａ）および
第２の金属層パターン（３ａ）を形成したのち、第１図
ＤＫ示すように、レジスト薄膜マスク（４）を除去する
。そして、第１図Ｅに示すように、第１の金属層パター
ン（２ａ）のエツチング速度に比べて第２の金属モハタ
ーン（３ａ）のエツチング速度が非常に小さいか、また
はまったくエツチングされないエツチング方法で第１の
金属層パターン（２ａ）に横力向エツチングを施して第
１の金属電極層（２ｂ）を形成し、第２の金属層パター
ン（３ａ）とできのこ形電極が完成する。（５）はこの
電極の半導体基板（１）表面との接触面で、その幅がＬ
である。

ところが、上述の従来の方法では、第１の金属層の横方
向エツチングによって電極＠Ｌ（ＦＥＴのゲート電極の
場合にはゲート長）を決定しているが、この横方向エツ
チングはエツチング速度の制御が困難で、半導体基板相
互間は勿論、同一基板内においても位置によってエツチ
ングのばらつきが大きい。

従って、ＦＥＴのゲート電極の場合はそのゲート長にば
らつきを生じることになる。これは周知のよう１ＣＦＥ
Ｔの電気的特性、特にトランスコンダクタンスｇ、及び
飽和ドレイン電流よりＳ８に大きい影響を与え再現性が
悪くなる。更に、横方向エツチングの特殊性によって、
第１の金属層および第２の金属層に用いる金属の種類、
並びにエツチング方法に制約を生じ、また工程も複雑に
なり、制御方法もむつかしいという欠点があった。

〔発明の概要〕

この発明は以上のような点に鑑みてなされたもので、レ
ジストを２層に用いるのみで、２層金属層も、横方向エ
ツチングプロセスも用いることなく、単純なエツチング
方法できのこ形電極を形成できる方法を提供するもので
ある。

〔発明の実施例〕

第２図はこの発明の一実施例を説明するために、その主
要段階における状態を示す断面図で、まず、第２図Ａに
示すように半導体基板（１）の上に第１のレジスト膜（
６）を形成し、写真食刻技′＃によって窓（７）全形成
する。この第１のレジスト膜（６）の窓（７）の周縁の
エツジ（８）は意図的に鈍角になるように形成される。

次に第２図Ｂに示すように、窓（７）の中を含めてｇｘ
のレジストｍ（６）の上に金属層（９）を形成する。つ
づいて、その上に！２図Ｃに示すように所要パターンの
第２のレジスト膜α（ｌ形成し、この第２のレジスト膜
α０をマスクとして第２図ＤＫ示すように、金属層（９
）にエツチングを施して金属電極（９ａ）を形成した後
に、第２図ＥＫ示すように第１のレジスト膜（６）及び
第２のレジスト膜σ０を除去してきのこ形金属電極（９
ａ）は完成する。

このきのこ形電極の形成方法はＦＩＴのゲート電極の形
成方法として好適であることは言うまでもあるまい。な
お、上記実施例ではマスク材としてレジストを用いたが
、酸化シリコン（Ｓ１０□）、ｉｉｌ化シリコン（Ｓ１
３ｍ４）などの絶縁物を用いてもよく、また、電極の構
成材も単層の金属層に限らず、その他の等電体層または
導電体膜と絶縁膜との多層構造の電極用層状体であって
もよい。更に、電極は半導体基体の表面に直接液するよ
うに形成するとは限らず、一層またはそれ以上の絶縁薄
膜を介して接するように形成してもよい。

〔発明の効果〕

以上説明したように、この発明の方法によれば、１回の
エツチングのみで、しかも横方向エツチングという特殊
な方法を用いることなく、きのこ形電極を形成すること
ができる。従って、電極を構成する材料及びエツチング
方法についての制約は殆んど解消し、電極の形成は極め
て容易になる。

また、第１のマスク層に形成する窓の寸法で電極幅１’
Ｅ’ＥＴのゲート電極の場合はゲート長）が決められる
ので、その再現性は桓めて良好である。しかも、その電
極の幅および形状を工程の途中において確認することが
できる。更に、電極構成材層のバターニングのためのエ
ツチング液は第１のマスク層の存在によって半導体基板
には接触せず、半導体基板表面に悪影響を与えるのも防
止できる。

【図面の簡単な説明】

第１図は従来のきのこ形電極形成方法を説明するために
その主要段階における状態を示す断面図、第２図はこの
発明の一実施例を説明するためにその主要段階における
状態を示す断面図である。 図において、（１）は半導体基板、（６）は第１のマス
ク層（第１のレジスト膜）　、（７）は窓、（９）は電
極構成材層（金属層）　、　（９ａ）は電極、α１は第
２のマスク層（第２のレジスト膜）である。 なお、図中同一符号は同一または相当部分を示す０

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に第１のマスク層を形成しこれに所
   望寸法の窓を開ける第１の工程、上記窓の内部を含めて
   上記第１のマスク層の上に電極構成材層を形成する第２
   の工程、上記電極構成材層の上に第２のマスク層を形成
   し、これに上記窓の上記寸法より大きくかつ上記窓の上
   を完全に覆うようにパターニングを施す第３の工程、こ
   の第３の工程を経た上記第２のマスク層を介して上記電
   極構成材層にエッチングを施す第４の工程、及び上記第
   １のマスク層と第２のマスク層とを除去する第５の工程
   を備えた半導体装置の電極形成方法。
2. （２）第１および第２のマスク層にホトレジスト材を用
   い、電極構成材層に金属を用いることを特徴とする特許
   請求の範囲第１項記載の半導体装置の電極形成方法。
3. （３）第１のマスク層は半導体基板上に絶縁薄膜を介し
   て形成することを特徴とする特許請求の範囲第１項また
   は第２項記載の半導体装置の電極形成方法。