JPS6214953B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はシリコンゲート型電界効果トランジス
タに関するものである。

従来のシリコンゲート型電界効果トランジスタ
は、シリコン単結晶基板に熱酸化を施して得られ
る二酸化硅素膜をゲート絶縁膜とし、この絶縁膜
上には、気相成長法で被着させた多結晶シリコン
膜に３価あるいは５価の不純物を熱拡散等で浸入
させたゲート電極があり、また、ゲート電極は熱
拡散後に施す熱酸化で生成される二酸化硅素、あ
るいはガラス質の二酸化硅素で覆われているのが
一般的であつた。

一方、金属（たとえばアルミニユーム）と上記
ゲート電極を、オーミツク接続をするために、ゲ
ート絶縁膜上の多結晶シリコンを覆う二酸化硅素
に写真蝕刻で開孔を設けることは、次の理由から
不可能であつた。

すなわち、上記多結晶シリコンの結晶粒径は、
熱拡散・熱酸化の熱処理で処理条件にも依存する
が、成長時の粒径より数倍から数十倍大きくな
り、結晶粒間に空隙が生じる。そのために上記開
孔を開けるための二酸化硅素のエツチング液（ガ
ス）が上記空隙から浸入して、ゲート絶縁膜をも
除去し、ゲート電極と基板を短絡させるからであ
る。

そこで、ゲート電極をアルミニユーム等の金属
でオーミツク接続するためには、ゲート電極を形
成する多結晶シリコンをゲート絶縁膜外まで延長
してオーミツク接続用の領域を設ける必要があ
り、モノリシツク集積回路の集積度向上の妨げと
なつていた。

本発明の目的は従来のこの種のトランジスタの
上記欠点を除いた集積度の大きい電界効果トラン
ジスタを提供することにある。

本発明による電界効果トランジスタは、ゲート
電極を第１の多結晶シリコン膜−ゲート絶縁膜の
エツチング材でエツチングされない物質−第２の
多結晶シリコン膜の順で積層する領域と、第１の
多結晶シリコン膜−多結晶第２のシリコン膜で積
層される領域で構成することを特徴とし、ゲート
絶縁膜上のゲート電極からオーミツク導出を可能
ならしめて、半導体モノリシツク集積回路の集積
度を向上させることが可能となる。

以下、本発明の一実施例について、製造工程を
示し乍ら、特徴を詳しく説明する。

Ｐ導電型単結晶基板１に熱酸化を施して厚さ１
μ程度の二酸化硅素膜２を全面に生成させた後、
写真蝕刻によつて短形状に基板面を露出させる。
（第１図）。再び、熱酸化を施して厚さ800(A)゜程
度のゲート絶縁膜となる二酸化硅素膜３を形成す
る。次に気相成長法によつて、厚さ2000(A)゜程度
の多結晶シリコン膜４、厚さ500Å程度の窒化硅
素膜５、厚さ500Å程度の二酸化硅素膜６を被着
する。（第２図） 写真蝕刻によつて、二酸化硅素膜６の一部７を
除いて除去し、二酸化硅素膜片７をマスクとし
て、沸点近くまで温めたリン酸液中で窒化硅素膜
５を除去し、多結晶シリコン面４を露出させる
と、窒化硅素膜片８を得る（第３，４図）。次
に、弗酸水溶液にて二酸化硅素膜片７を除去す
る。この際、多結晶シリコン膜４は、気相成長時
の結晶粒径を大きくする程の熱処理工程を経てお
らず、同膜４がマスクの働きをして二酸化硅素膜
３はエツチングされない。

再び、気相成長法に因つて厚さ4000（Å）程度
の多結晶シリコン膜９を全面に被着する。このと
き、窒化シリコン膜片８で覆われる領域外の多結
晶シリコン膜４の面は同膜９と接触する。（第５
図） 次に写真蝕刻を施して、ゲート電極となる領域
にPR膜１０を残す。プラズマエツチング法で多
結晶シリコン膜４，９を除去し、ゲート電極１
１，１２を得る（第６，７図）。プラズマエツチ
ング法では多結晶シリコンだけでなく、窒化硅素
も腐蝕できるから、PR膜１０は必ずしも窒化硅
素膜片７を第７図に見られる如く、包合する必要
はない。

次に、PR膜を除去した後、熱拡散（950℃、１
時間）で、リンを基板１中に浸入させた後、スチ
ーム雰囲気中で950℃、10分の熱酸化を施す。こ
のとき、基板中にＮ型半導体層のドレイン領域１
３、ソース領域１４が形成され、これらの領域は
厚さ5000Å程度の二酸化硅素膜１５，１６で覆わ
れる。また前述の熱拡散熱酸化の熱処理で、多結
晶シリコン片１１，１２にも、リンが拡散されて
全てＮ型半導体となると同時に、同片１１，１２
の境界はなくなり、ゲート電極１７を形成する。
尚、上記熱処理条件は、窒化硅素膜片８上の多結
晶シリコンが厚さ1000Å程度Ｎ型半導体として残
るように選択する。また、窒化膜片８直下にある
多結晶シリコン片１１の領域をより抵抗率の低い
Ｎ型半導体にするために、更に窒化ガス雰囲気中
で1000℃20分の熱処理を追加して、リンを多結晶
シリコン中で再拡散させてもよい（第８図）。

次に、写真蝕刻によつてドレイン領域１３、ソ
ース領域１４、ゲート電極１７上にある二酸化硅
素にコンタクト孔１８，１９，２０を設ける（第
９図）。

最後に、ドレイン電極、ソース電極、ゲート電
極からアルミ配線２１，２２，２３を引き出せ
ば、第１０図を平面図とし、第１１図、第１２図
が第１０図のAA，BB′の断面図である所望のＮ
チヤンネル型のシリコンゲート型電界効果トラン
ジスタが得られる。

尚、ゲート電極１７のコンタクト孔２０は、第
１０図に見られる如く、窒化硅素膜片８に含まれ
る様にしてあるから、開孔２０を設ける際、二酸
化硅素のエツチング液は、窒化硅素膜片８で浸入 （弗酸：水＝１：10） を阻まれ、ゲート絶縁膜の二酸化硅素３はエツチ
ングされない。従つて、ゲート電極１７と基板１
７と基板１が短絡することが防止できる。また、
窒化シリコン膜片８は、ゲート電極であるＮ型多
結晶シリコン中に埋没させてあるために、電荷蓄
積現象等を惹起することはなく、本発明によるト
ランジスタの閾値電圧は、従来のシリコンゲート
型電界効果トランジスタと同程度の安定性を有す
る。

本実施例での多結晶シリコン膜中に埋めた絶縁
膜８の代りとして、絶縁膜に限らず、ゲート絶縁
膜１のエツチング液（ガス）で腐蝕されない物質
層を少なくとも一層含む多重層を用いてもよいこ
とは明らかであろう。

本発明は、シリコンゲート型電界効果トランジ
スタにおけるチヤンネル領域上の多結晶シリコン
によるゲート電機から直接、金属配線を施せるか
らこの種のトランジスタによる半導体モノリシツ
ク集積回路のパターン設計の自由度が増し、集積
度向上に寄与する。

【図面の簡単な説明】

第１図〜第３図、第５図〜第６図、第８図〜第
９図、および第１１図は本発明の実施例を説明す
るための工程順の断面図であり、第４図、第７図
および第１０図は、夫々第３図、第６図および第
１１図の平面図である。第１１図、第１２図は、
第１０図の夫々AA′，BB′における断面図であ
る。 １……Ｐ型単結晶基板、２・１５・１６，３…
…熱酸化による二酸化硅素膜、同膜のゲート絶縁
膜、４・９，１１・１２……気相成長法による多
結晶シリコン膜、同膜片、５，８……気相成長法
による窒化硅素膜、同膜片、６，７……気相成長
法による二酸化硅素膜、同膜片、１０……PR
膜、１３，１４……Ｎ導電型ドレイン拡散層、同
ソース層、１７……ゲート電極、１８，１９，２
０……ドレイン、ソース、ゲートコンタクト孔、
２１，２２，２３……ドレイン、ソース、ゲート
電極引出し用アルミ配線。

Claims (1)

【特許請求の範囲】
1. １ ゲート電極が第１の多結晶シリコン膜、ゲー
   ト絶縁膜のエツチング材でエツチングされない物
   質および第２の多結晶シリコン膜の順で積層され
   る領域と、該第１の多結晶シリコン膜および該第
   ２の多結晶シリコン膜の順で積層される領域とを
   有することを特徴とする電界効果トランジスタ。