JPS62150745A - 多層配線半導体装置の製造方法 - Google Patents
多層配線半導体装置の製造方法Info
- Publication number
- JPS62150745A JPS62150745A JP29514985A JP29514985A JPS62150745A JP S62150745 A JPS62150745 A JP S62150745A JP 29514985 A JP29514985 A JP 29514985A JP 29514985 A JP29514985 A JP 29514985A JP S62150745 A JPS62150745 A JP S62150745A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- oxide film
- aperture
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明は、多層配線を有する半導体装置において、任意
の二配線間を電気的に導通させるためのコンタクト部を
形成するのに用いる製造方法に関する。
の二配線間を電気的に導通させるためのコンタクト部を
形成するのに用いる製造方法に関する。
［従来技術とその問題点］
従来この種のコンタクトのための層間絶縁膜への開孔部
作成法とじては、ウェットエツチング法が知られている
。しかしこのウェットエツチング法は等方性であるため
、よく知られているようにサイドエッチが生じ、レジス
トマスクで限定された範囲よりも広く層間絶縁膜を開孔
してしまうという特徴がある。このため、近年ますます
微細化の進むＩＣなどにはウェットエツチング法は適用
が困難になってきた。更に、微細なＩＣなどでは配線の
断線を防ぐための下地段差解消法として居間絶縁膜に有
機シラノールなどの段差解消膜を使用することが多くな
ってきている。この段差解消膜は通常の層間絶縁膜（酸
化シリコン膜など）と併用し多層構造にすることが多い
が、段差解消膜と通常の層間絶縁膜とのエツチング速度
の違いにより、子方性のウェットエツチング法でこの多
、層構造層間絶縁膜（以下多層絶縁膜と呼ぶ）を所定の
大きさに開孔することは非常に困難である。
作成法とじては、ウェットエツチング法が知られている
。しかしこのウェットエツチング法は等方性であるため
、よく知られているようにサイドエッチが生じ、レジス
トマスクで限定された範囲よりも広く層間絶縁膜を開孔
してしまうという特徴がある。このため、近年ますます
微細化の進むＩＣなどにはウェットエツチング法は適用
が困難になってきた。更に、微細なＩＣなどでは配線の
断線を防ぐための下地段差解消法として居間絶縁膜に有
機シラノールなどの段差解消膜を使用することが多くな
ってきている。この段差解消膜は通常の層間絶縁膜（酸
化シリコン膜など）と併用し多層構造にすることが多い
が、段差解消膜と通常の層間絶縁膜とのエツチング速度
の違いにより、子方性のウェットエツチング法でこの多
、層構造層間絶縁膜（以下多層絶縁膜と呼ぶ）を所定の
大きさに開孔することは非常に困難である。
以上のようなウェットエツチング法の欠点を除去するた
めに、最近はガスによるドライエツチング法が広く使わ
れてきている。このドライエツチング法は異方性である
ため、レジストマスクで限定された所定の面積のまま層
間絶縁膜を開孔することができ、また段差解消膜を用い
た多層絶縁膜の場合にも開孔に困難を生じることはない
。以上の点を更に図面により詳細に説明する。
めに、最近はガスによるドライエツチング法が広く使わ
れてきている。このドライエツチング法は異方性である
ため、レジストマスクで限定された所定の面積のまま層
間絶縁膜を開孔することができ、また段差解消膜を用い
た多層絶縁膜の場合にも開孔に困難を生じることはない
。以上の点を更に図面により詳細に説明する。
第４ａ、ｂ図は酸化シリコン層間絶縁膜をウェットエツ
チング法により開孔する工程を示す断面図で、１は下部
配線金属、２は酸化シリコン膜、３はレジストを示し、
第１図ａはレジスト３により開孔予定領域以外の領域を
マスクした状態、第４図ｂ゛はこれをウェットエツチン
グ法により開孔した状態を表わす。ウェットエツチング
法は等方性のため、縦方向とともに横方向にもエツチン
グが進み、第４図すに示すようにどんぶり状に開孔して
しまい、開孔径に誤差ｄを生じる。この誤差ｄは層間絶
縁膜の厚さにほぼ比例するが、ＩＣなどの場合、設計ル
ールが微細になってきても層間絶縁膜の厚さはそれほど
薄くならないため、誤差ｄも小さくならない。このこと
により、設計ルールが微細になるにつれてウェットエツ
チング法の適用が困難になってくることは明白である。
チング法により開孔する工程を示す断面図で、１は下部
配線金属、２は酸化シリコン膜、３はレジストを示し、
第１図ａはレジスト３により開孔予定領域以外の領域を
マスクした状態、第４図ｂ゛はこれをウェットエツチン
グ法により開孔した状態を表わす。ウェットエツチング
法は等方性のため、縦方向とともに横方向にもエツチン
グが進み、第４図すに示すようにどんぶり状に開孔して
しまい、開孔径に誤差ｄを生じる。この誤差ｄは層間絶
縁膜の厚さにほぼ比例するが、ＩＣなどの場合、設計ル
ールが微細になってきても層間絶縁膜の厚さはそれほど
薄くならないため、誤差ｄも小さくならない。このこと
により、設計ルールが微細になるにつれてウェットエツ
チング法の適用が困難になってくることは明白である。
例えば６ｇｍルールＩＣ（開孔径の厚さは１μｍ程度で
ある。この場合誤差ｄは０．５〜０．フルｍ程度である
が、この誤差ｄの値は６μｍルールＩＣでは無視でさで
も、２ｇｍルールＩＣでは致命的である。
ある。この場合誤差ｄは０．５〜０．フルｍ程度である
が、この誤差ｄの値は６μｍルールＩＣでは無視でさで
も、２ｇｍルールＩＣでは致命的である。
第５図ａ、ｂ、ｃは段差解消膜を含む多層絶縁膜をウェ
ットエツチング法により開孔する工程を示す断面図で、
１は下部配線金属、２１．２２は酸化シリコン膜、３は
レジスト、４は段差解消膜、５は上部配線金属を示す。
ットエツチング法により開孔する工程を示す断面図で、
１は下部配線金属、２１．２２は酸化シリコン膜、３は
レジスト、４は段差解消膜、５は上部配線金属を示す。
この場合には、段差解消Ｗ２４のエツチング速度が酸化
シリコン膜２１．２２のそれよりも１０倍以上も速いた
めに、開孔部周辺の段差解消膜４はほとんどなくなって
しまう。この状態で第５図Ｃに示すようにレジスト３を
除去し、上部配線金属５を蒸着すると、空洞になった部
分６の上にある酸化シリコン膜２２と上部配線金属５が
陥没し、上部配線金属５の断線の原因となる。
シリコン膜２１．２２のそれよりも１０倍以上も速いた
めに、開孔部周辺の段差解消膜４はほとんどなくなって
しまう。この状態で第５図Ｃに示すようにレジスト３を
除去し、上部配線金属５を蒸着すると、空洞になった部
分６の上にある酸化シリコン膜２２と上部配線金属５が
陥没し、上部配線金属５の断線の原因となる。
第６図ａ、ｂ及び第７図ａ、ｂはドライエツチング法に
よる層間絶縁膜の開孔工程を示す断面図で、それぞれ第
４図ａ、ｂ及び第５図ａ、ｂに対応している。この場合
、第４図、第５図の場合にはフッ酸水溶液などの液体で
エツチングするのに対し、第６図、第７図の場合には、
ガス（例えば圧力４ＰａのＣＨＦ３ガス（９７％）と酸
素ガス（３％）の混合ガスなど）でエツチングする点が
廣なる。この異方性のドライエツチングにより、第６図
す、第７図すに示すように、レジスト３によって限定さ
れた領域そのままの形で下地配線金属上まで垂直に層間
絶縁膜を開孔することができる。
よる層間絶縁膜の開孔工程を示す断面図で、それぞれ第
４図ａ、ｂ及び第５図ａ、ｂに対応している。この場合
、第４図、第５図の場合にはフッ酸水溶液などの液体で
エツチングするのに対し、第６図、第７図の場合には、
ガス（例えば圧力４ＰａのＣＨＦ３ガス（９７％）と酸
素ガス（３％）の混合ガスなど）でエツチングする点が
廣なる。この異方性のドライエツチングにより、第６図
す、第７図すに示すように、レジスト３によって限定さ
れた領域そのままの形で下地配線金属上まで垂直に層間
絶縁膜を開孔することができる。
以上記したように、ドライエツチング法はウェットエツ
チング法のような欠点を持たず微細化に不可欠なエツチ
ング速度 エツチング法にはなかった重大な問題を抱えている。す
なわち、第６図、第７図によるドライエツチング後、第
８図、第９図に示すように不均一な絶縁性の薄膜７．７
’ （ａ＋Ａ〜百数＋Ａ）（以下絶縁薄膜と呼ぶ）が
開孔部の底部に生成する。
チング法のような欠点を持たず微細化に不可欠なエツチ
ング速度 エツチング法にはなかった重大な問題を抱えている。す
なわち、第６図、第７図によるドライエツチング後、第
８図、第９図に示すように不均一な絶縁性の薄膜７．７
’ （ａ＋Ａ〜百数＋Ａ）（以下絶縁薄膜と呼ぶ）が
開孔部の底部に生成する。
これはドライエツチング現象がエツチングとデポジショ
ン（堆Ｕ＞の両方を同時に行いながら全体としてエツチ
ングを進めていくというメカニズムを持っていることに
よる。この絶縁薄膜があると、第８図す、第９図すに示
すように、レジスト除去後に上部配線金属５を蒸着して
も下部配線金Ｉｆｉ ｌとの接触面積の低下により接触
抵抗が大きくなってしまい、電圧降下、動作周波数の低
下、発熱による消費電力の増加なと゛を招き、素子とし
ての特性劣化につながる。例えば、３ｇｍＸ３ＪＬｍの
開孔部において、上部配線金属、下部配線金属ともにア
ルミニウムを使用し、アルミニウムとアルミニウムとを
接触させると、層間絶縁膜が酸化シリコン膜の場合、開
孔をウェットエツチング法で行うと（第４図ｂ）、その
接触抵抗は約３７０ｍΩであるが、開孔をドライエツチ
ング法で行うと（第８図ａ）その接触抵抗は約８３０ｍ
Ωである。更に多層絶縁膜をドライエツチング法で開孔
したときには（第９ ｆｌ ａ ）、酸化シリコン膜の
みの場合とほぼ同じ値から無限大すなわち完全に絶縁さ
れてしまっているものまでさまざまな値をとり、安定し
た接触抵抗は得られない。
ン（堆Ｕ＞の両方を同時に行いながら全体としてエツチ
ングを進めていくというメカニズムを持っていることに
よる。この絶縁薄膜があると、第８図す、第９図すに示
すように、レジスト除去後に上部配線金属５を蒸着して
も下部配線金Ｉｆｉ ｌとの接触面積の低下により接触
抵抗が大きくなってしまい、電圧降下、動作周波数の低
下、発熱による消費電力の増加なと゛を招き、素子とし
ての特性劣化につながる。例えば、３ｇｍＸ３ＪＬｍの
開孔部において、上部配線金属、下部配線金属ともにア
ルミニウムを使用し、アルミニウムとアルミニウムとを
接触させると、層間絶縁膜が酸化シリコン膜の場合、開
孔をウェットエツチング法で行うと（第４図ｂ）、その
接触抵抗は約３７０ｍΩであるが、開孔をドライエツチ
ング法で行うと（第８図ａ）その接触抵抗は約８３０ｍ
Ωである。更に多層絶縁膜をドライエツチング法で開孔
したときには（第９ ｆｌ ａ ）、酸化シリコン膜の
みの場合とほぼ同じ値から無限大すなわち完全に絶縁さ
れてしまっているものまでさまざまな値をとり、安定し
た接触抵抗は得られない。
［発明の目的］
本発明は、以上述べてきたような微細な素子の層間絶縁
膜の開孔に際して生じる接触抵抗の増加あるいは不安定
性という欠点を、大きな工程変更なしに、また開孔部以
外の領域になんらの影響を与えることなく除去する方法
を提供することを目的とする。
膜の開孔に際して生じる接触抵抗の増加あるいは不安定
性という欠点を、大きな工程変更なしに、また開孔部以
外の領域になんらの影響を与えることなく除去する方法
を提供することを目的とする。
［発明の要点］
本発明は以上述べてきたようなドライエツチング法によ
る層間絶縁膜の開孔に際して生じる開孔部底部の絶縁薄
膜中に、電極と同一の金属物質をイオン注入法により導
入し、熱処理を加えることによって絶縁薄膜の一部又は
全体に導電性を誘起させ、上部、下部のそれぞれの配線
電極を電気的に良好に接続するものである。
る層間絶縁膜の開孔に際して生じる開孔部底部の絶縁薄
膜中に、電極と同一の金属物質をイオン注入法により導
入し、熱処理を加えることによって絶縁薄膜の一部又は
全体に導電性を誘起させ、上部、下部のそれぞれの配線
電極を電気的に良好に接続するものである。
［発明の実施例］
次に本発明を図面に示す実施例について説明する。
第２図はｐ形シリコン基板８に拡散したｎチャネルソー
ス９及びドレイン１０上にある下部アルミニウム配線１
５及び上部アルミニウム配線１９示コンタクト部２０に
おいて接続されている状態を示す本発明方法により作ら
れた多層配線半導体装置の構造断面図である。酸化シリ
コン膜１１、ゲート酸化＋１！２１２、ポリシリコンゲ
ート１３、ｎチャネルソース９及びドレイン１０、ポリ
シリコン酸化膜１４を周知の酸化、拡散、イオン注入・
ＣＶＤ、フォトエツチング技術により形成したのち、ソ
ース９．ドレイン１０とアルミニウム配線とを導通させ
るための開孔部をフォトエツチング技術により形成し、
アルミニウムをスパッタ蒸着法により５０００Ａの厚さ
にデポジットする。これにフォトエツチング技術を用い
て下部アルミニウム配線１５を形成する。更にＣＶＤ法
により５０００Ａの酸化シリコン膜１６をデボジフトし
た上に下地の段差を解消するために有機シラノール１７
を塗布し４００°Ｃで１時間、窒素ガス雰囲気中で熱処
理を加える。この上に再びＣＶＤ法により１００ＯＡの
酸化シリコン膜１８をデポジットし、ドライエツチング
法を用いたフォトエツチング技術によりコンタクト部２
０に３ｐｍＸ３ｇｍの孔を開ける。孔を開けた直後のコ
ンタクト部の状態は第９図ａに相当する。ここで本発明
の主眼であるアルミニウムのイオン注入を、第１図に示
すように１価イオンで加法電圧１０ｋＶ、打込み量５
Ｘ １０１ｈｃ ｍ−２テ行う。このときアルミニウム
原子は絶縁薄膜７′の表面からのピーク濃度位置的１４
０Ａ、ピーク濃度３．３Ｘ１０２２Ｃｍ−３のガウス分
布をなし、絶縁薄膜７′は高濃度のアルミニウムを含む
ようになる。第３図は各領域におけるアルミニウム原子
濃度の分布図で、縦軸には下部アルミニウム配線領域１
５と絶縁薄膜７′ との境界面からの垂直方向距離、横
軸にはアルミニウム原子濃度をとり、Ａは絶縁ａ膜７′
の領域、Ｂは下部アルミニウム配線領域を示す、Ｘ同時
にアルミニウムイオンのスパッタリング効果により絶縁
ｄｌｊ膜の一部はスパッタされ、ある程度膜は薄くなる
。またこのイオン注入工程は、第１図から分かるように
、多層絶縁＋１！Ｊを開孔するためのエツチングのマス
クであるレジスト３をそのままマスクとして使用するた
め、マスキング工程を新たに導入する必要がなくしかも
コンタクト部以外の領域にはいっさい影響を芋えること
はない。ここでアルミニウムをもう一度５０００Ａスパ
ンタ蒸着して４００’Ｃで１時間水素雰囲気中で熱処理
を加えると第２図の構造ができ上がる。この方法によれ
ば、第２図のコンタクト部２０における上下アルミニウ
ム配線間の接触抵抗は２００ｍΩ〜５００ｍΩとなり、
ウェットエツチング法による開孔の場合とほぼ同じレベ
ルの値となる。
ス９及びドレイン１０上にある下部アルミニウム配線１
５及び上部アルミニウム配線１９示コンタクト部２０に
おいて接続されている状態を示す本発明方法により作ら
れた多層配線半導体装置の構造断面図である。酸化シリ
コン膜１１、ゲート酸化＋１！２１２、ポリシリコンゲ
ート１３、ｎチャネルソース９及びドレイン１０、ポリ
シリコン酸化膜１４を周知の酸化、拡散、イオン注入・
ＣＶＤ、フォトエツチング技術により形成したのち、ソ
ース９．ドレイン１０とアルミニウム配線とを導通させ
るための開孔部をフォトエツチング技術により形成し、
アルミニウムをスパッタ蒸着法により５０００Ａの厚さ
にデポジットする。これにフォトエツチング技術を用い
て下部アルミニウム配線１５を形成する。更にＣＶＤ法
により５０００Ａの酸化シリコン膜１６をデボジフトし
た上に下地の段差を解消するために有機シラノール１７
を塗布し４００°Ｃで１時間、窒素ガス雰囲気中で熱処
理を加える。この上に再びＣＶＤ法により１００ＯＡの
酸化シリコン膜１８をデポジットし、ドライエツチング
法を用いたフォトエツチング技術によりコンタクト部２
０に３ｐｍＸ３ｇｍの孔を開ける。孔を開けた直後のコ
ンタクト部の状態は第９図ａに相当する。ここで本発明
の主眼であるアルミニウムのイオン注入を、第１図に示
すように１価イオンで加法電圧１０ｋＶ、打込み量５
Ｘ １０１ｈｃ ｍ−２テ行う。このときアルミニウム
原子は絶縁薄膜７′の表面からのピーク濃度位置的１４
０Ａ、ピーク濃度３．３Ｘ１０２２Ｃｍ−３のガウス分
布をなし、絶縁薄膜７′は高濃度のアルミニウムを含む
ようになる。第３図は各領域におけるアルミニウム原子
濃度の分布図で、縦軸には下部アルミニウム配線領域１
５と絶縁薄膜７′ との境界面からの垂直方向距離、横
軸にはアルミニウム原子濃度をとり、Ａは絶縁ａ膜７′
の領域、Ｂは下部アルミニウム配線領域を示す、Ｘ同時
にアルミニウムイオンのスパッタリング効果により絶縁
ｄｌｊ膜の一部はスパッタされ、ある程度膜は薄くなる
。またこのイオン注入工程は、第１図から分かるように
、多層絶縁＋１！Ｊを開孔するためのエツチングのマス
クであるレジスト３をそのままマスクとして使用するた
め、マスキング工程を新たに導入する必要がなくしかも
コンタクト部以外の領域にはいっさい影響を芋えること
はない。ここでアルミニウムをもう一度５０００Ａスパ
ンタ蒸着して４００’Ｃで１時間水素雰囲気中で熱処理
を加えると第２図の構造ができ上がる。この方法によれ
ば、第２図のコンタクト部２０における上下アルミニウ
ム配線間の接触抵抗は２００ｍΩ〜５００ｍΩとなり、
ウェットエツチング法による開孔の場合とほぼ同じレベ
ルの値となる。
［発明の効果］
本発明によれば、微細な素子の層間絶縁膜の開孔法とし
て不可欠なドライエツチング法の欠点である絶縁膜１１
々のデポジションによるコンタクト抵抗の増加を除去す
ることができ、安定した二配線間の接触抵抗を得ること
ができる。またエツチングに用いられたレジストマスク
をそのままアルミニウムイオン注入のマスクとして使用
するため、製造工程数の増加は最小限に留められる上に
、コンタクト部以外の領域に全く影響を与えることはな
い。
て不可欠なドライエツチング法の欠点である絶縁膜１１
々のデポジションによるコンタクト抵抗の増加を除去す
ることができ、安定した二配線間の接触抵抗を得ること
ができる。またエツチングに用いられたレジストマスク
をそのままアルミニウムイオン注入のマスクとして使用
するため、製造工程数の増加は最小限に留められる上に
、コンタクト部以外の領域に全く影響を与えることはな
い。
第１図は本発明方法の実施例の断面図、第２図は本発明
方法により作られた多層配線半導体装置の断面図、第３
図は第２図のもののアルミニウム原子濃度分布図、第４
図ａ、ｂ、第５図ａ。 ｂ、ｃ、第６図ａ、ｂ、第７図ａ、ｂはツレツレ従来の
異なる方法の製造工程を示す断面図、第８図ａ、ｂ、第
９図ａ、ｂはそれぞれ第６図、第７図の方法により得ら
れた半導体装置の接触抵抗の状ｊルを示す断面図である
。 ７′ ・・・絶縁薄膜、 １５・・・下部アルミニウ
ム配線、 １６．１８−−・酸化シリコン膜、
１７・１１−有機シラノール膜、 １９１１・・上部
アルミニウム配線、 ２０＃ψ・−Ｌ下アルミニウム
配線コンタクト部。 ・・１１８）代理人フ「埋上冨村 渭 第１図 アルミニウムイオンう主人 ７′杷縁薄膜 第２図 ｌ−〆ρｇ＜１ 第４区 第５図 （ａ） （ａ）（ｂ）
（ｂ）第８図 第９図
方法により作られた多層配線半導体装置の断面図、第３
図は第２図のもののアルミニウム原子濃度分布図、第４
図ａ、ｂ、第５図ａ。 ｂ、ｃ、第６図ａ、ｂ、第７図ａ、ｂはツレツレ従来の
異なる方法の製造工程を示す断面図、第８図ａ、ｂ、第
９図ａ、ｂはそれぞれ第６図、第７図の方法により得ら
れた半導体装置の接触抵抗の状ｊルを示す断面図である
。 ７′ ・・・絶縁薄膜、 １５・・・下部アルミニウ
ム配線、 １６．１８−−・酸化シリコン膜、
１７・１１−有機シラノール膜、 １９１１・・上部
アルミニウム配線、 ２０＃ψ・−Ｌ下アルミニウム
配線コンタクト部。 ・・１１８）代理人フ「埋上冨村 渭 第１図 アルミニウムイオンう主人 ７′杷縁薄膜 第２図 ｌ−〆ρｇ＜１ 第４区 第５図 （ａ） （ａ）（ｂ）
（ｂ）第８図 第９図
Claims (1)
- 【特許請求の範囲】 １）二層以上の電極配線を有する半導体装置において、
層間絶縁膜に上下配線のコンタクトのための孔をエッチ
ング工程により開けた 後、当該エッチングのためのマスクとして用いられたレ
ジストパターンをマスクとして、前記エッチング工程に
より形成された開孔部底部に、上下電極の少なくともい
ずれか一方と同一の物質をイオン注入法により導入する
工程を含むことを特徴とする多層配線半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29514985A JPS62150745A (ja) | 1985-12-24 | 1985-12-24 | 多層配線半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29514985A JPS62150745A (ja) | 1985-12-24 | 1985-12-24 | 多層配線半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150745A true JPS62150745A (ja) | 1987-07-04 |
Family
ID=17816899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29514985A Pending JPS62150745A (ja) | 1985-12-24 | 1985-12-24 | 多層配線半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210856A (ja) * | 1988-06-29 | 1990-01-16 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1985
- 1985-12-24 JP JP29514985A patent/JPS62150745A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210856A (ja) * | 1988-06-29 | 1990-01-16 | Matsushita Electron Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466172A (en) | Method for fabricating MOS device with self-aligned contacts | |
| US4517729A (en) | Method for fabricating MOS device with self-aligned contacts | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| JPS6144470A (ja) | 集積回路チップにおける金属充填方法 | |
| JPS6276653A (ja) | 半導体集積回路 | |
| KR940010197A (ko) | 반도체 장치의 제조방법 | |
| CA1131796A (en) | Method for fabricating mos device with self-aligned contacts | |
| US4499653A (en) | Small dimension field effect transistor using phosphorous doped silicon glass reflow process | |
| US3974517A (en) | Metallic ground grid for integrated circuits | |
| JPS62150745A (ja) | 多層配線半導体装置の製造方法 | |
| JPS6047738B2 (ja) | 半導体装置のコンタクト形成方法 | |
| JPH0661435A (ja) | 集積回路のスクリーン装置およびその製造方法 | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPH01185949A (ja) | 半導体集積回路 | |
| JPH02301142A (ja) | 半導体装置における微細スルーホールの形成方法 | |
| JPS61154046A (ja) | 半導体装置 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPS6129167A (ja) | 半導体装置の製造方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPS59155126A (ja) | 半導体装置の製造方法 | |
| JPS586135A (ja) | 半導体装置の製造方法 | |
| JPH03104217A (ja) | 半導体装置の製造方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| KR19990000069A (ko) | 반도체 소자의 금속콘택 제조방법 |