JPS62152128A - 平坦化エツチング方法 - Google Patents

平坦化エツチング方法

Info

Publication number
JPS62152128A
JPS62152128A JP60293774A JP29377485A JPS62152128A JP S62152128 A JPS62152128 A JP S62152128A JP 60293774 A JP60293774 A JP 60293774A JP 29377485 A JP29377485 A JP 29377485A JP S62152128 A JPS62152128 A JP S62152128A
Authority
JP
Japan
Prior art keywords
etching
silicon oxide
film
oxide film
organic coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60293774A
Other languages
English (en)
Inventor
Kazuyuki Tomita
和之 富田
Masuo Tanno
丹野 益男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60293774A priority Critical patent/JPS62152128A/ja
Publication of JPS62152128A publication Critical patent/JPS62152128A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は凹凸面を有する酸化ンリコ/膜の表面、特に半
導体装置の製造工程でできた凹凸面を有する酸化シリコ
ン膜の表面をエツチングすることにより平坦化する平坦
化エツチング方法に関するものである。
従来の技術 近年半導体集積回路の高集積化、高密度化に伴ない平坦
化エツチング技術は重要な基幹技術となっている。特に
中間絶縁膜として酸化シリコン膜を使用してA4金属等
の2層配線を施す場合、第1層の配線パターン形成後、
その上に酸化ンリコン膜を形成するとその酸化シリコン
膜表面には前記第1層の配線パターンどおりの凹凸面が
生じる。
このような凹凸面を有する酸化シリコン膜上に第2層の
配線材料をスパッタリング法などによって形成すると第
2層の配線材料の膜厚が均一にならず、特に凹凸面の段
差部では膜厚が薄くなり、極端な場合には凹凸面の段差
部で第2層の配線材料が段切れし、断線状態となる。
又、凹凸面を有する酸化シリコン膜上の第2層の配線材
料をドライエツチングでパターンニングする場合には前
記凹凸面の段差部で第2層の配線材料がエツチングされ
にくくなシ、極端な場合には第2層の配線材料がショー
ト状態となる。
以上のような問題点を解決するだめの従来技術としては
凹凸面を有する膜と同程度のエツチング速度を有する材
料からなる塗布被膜によって平坦化する工程と物理的エ
ツチング法によって前記塗布被膜と前記凹凸面の凸部の
少なくとも一部を除去し、前記凹凸面を平坦化する工程
とを含むことを特徴とする半導体装置の製造方法がある
発明が解決しようとする問題点 しかしながら上記のような構成では、塗布被膜が限定さ
れると共tic Ar  ガス等の物理的エツチングで
はエツチング速度が非常て小さいため、エツチング処理
時間が長く、半導体装置の生産には使用しにくいと言う
問題点を有していた。
また凹凸面を有する絶縁膜上にフォトレジストを塗布し
たのち、前記絶縁膜と前記フォトレジストのエツチング
速度が同一になる条件でエツチングする方法があるが、
絶縁膜が酸化シリコン膜である場合、酸化シリコン膜が
露出すると酸化シリコン膜エツチングの際発生する酸素
により、フォトレジスト膜のエツチング速度が急速に高
まり、良好な平坦化形状は得られないという問題点を有
していた。
本発明は上記問題点に鑑み、凹凸を有する酸化シリコン
膜を平坦化エツチングする方法において、良好な平坦化
形状の形成と、エツチング処理時間を短縮することを特
徴とする平坦化エツチング方法を提供するものである。
問題点を解決するための手段 上記問題点を解決するために、本発明の第1の発明の平
坦化エツチング方法は、凹凸面を有する酸化ンリコン膜
上に凹凸段差以上の有機塗布膜を形成する。次に反応ガ
スとして弗素系化合物と酸素との混合ガスを用いて、そ
のプラズマにより化学的エツチングと物理的エツチング
の両件用により前記凹凸面を有する酸化シリコン膜を平
坦化するものである。また、本発明の第2の発明は、エ
ツチング処理時間を短縮するため、前記有機塗布膜を形
成した後、酸素ガスプラズマにより前記有機塗布膜の一
部をエツチングし、さらに上記の構成により前記凹凸面
を有する酸化シリコン膜を平坦化するという2行程のエ
ツチング構成を備えたものである。
作   用 本発明は上記した構成によって、次に示す原理に基づき
凹凸面を有する酸化シリコン膜を平坦化する。
第1図は本発明の詳細な説明するための工程概略図であ
る。まず第1図(a)に示すように半導体基板(あるい
は、その上に形成した膜)1にA1等の配線パターン2
を形成し、その上にCVD(化学気相成長〕等で凹凸面
を有する酸化シリコン膜3を形成する。さらにその表面
に凹凸段差部4以上の膜厚の有機塗布膜6を形成する。
有機塗布膜表面では下地の凹凸段差部4の影響は緩和さ
れ有機塗布膜を厚く形成すると有機膜表面は完全に平坦
化する。
次に有機塗布膜6と酸化シリコン膜3とを弗素系化合物
と酸素との混合ガスプラズマを用いてエツチング選択比
(酸化シリコンのエラチン麻度/有機塗布膜のエツチン
グ速度)が1.6/1以上2.OA以下なる条件でエツ
チングを行なっていくとエツチング時間の経過と共に第
1図(b)に示すように酸化シリコン膜3の凸部が露出
しはじめ、さらに経過すると第1図(C)に示すような
平坦化状態の加工ができる。
以上のように有機塗布膜5を形成することにより有機塗
布膜表面の平坦化形状が、エツチング後の酸化シリコン
膜表面に転写されるわけである。
有機塗布膜6の膜厚が大きいほど有機塗布膜表面は平坦
化されるが、膜厚が大きくなるに従ってエツチング処理
時間が増す。そこで有機塗布膜6の一部あるいは第1図
Φ)に示すように酸化シリコン膜3の凸部が露出しはじ
めるまで有機塗布膜6を酸素プラズマを用いて高いエツ
チング速度で除去したのち、上記構成により弗素系化合
物と酸素との混合ガスプラズマを用いて有機塗布膜の残
膜と酸化シリコン膜3の凸部を同時にエツチングするこ
とによりエツチング処理時間の短かい、良好な平坦化エ
ツチングが可能となる。
実施例 以下本発明の一実施例における平坦化エツチング方伝に
ついて、図面を参照しながら説明する。
第2図は、反応ガスとしてCF4と02との混合ガスに
CHF3を添加した混合ガスを用いてシリコン基板上に
プラズマCVDで形成した酸化シリコン膜、およびシリ
コン基板上に形成したフォトレジス)OFPR−800
(東京応化社製)をエツチングしたときの、CHF3添
加量に対する各膜のエツチング速度およびエツチング選
択比(酸化シリコン膜のエツチング速度/フォトレジス
トのエツチング速度)の関係を示している。エツチング
装置は平行平板型電極でカソードカップリング方式のも
のを用いた。エツチング条件は、反応圧力=300mT
orr、CF  ガス流量: 75SCCM、02ガス
流量: sSCCM、I(Fパヮー二40oWである。
第2図より明らかなように、CHF3添加量を変化させ
ることで容易にエツチング選択比を制御することができ
る。
第1図は本発明の実施例における平坦化ドライエツチン
グの原理を説明するための工程概略図を示すものである
。第1図(a)において、1はシリコン基板、2はA6
−3i合金(厚み: 0,8μm)、3はプラズマCV
Dで形成したSiO2膜(厚み21.28m)、6ば7
オトレジスト0FPR−800(厚み:1.6μm)で
ある。
第3図は、第1図(a)に示す被エツチング物をエツチ
ング選択比を変えてエツチングした際のエツチング形状
を表わす。第3図で用いた番号は第1図の番号と同様の
膜を示している。第3図(a) 、 (b) 。
(C)はそれぞれエツチング選択比が1 、4//1.
1 、a/1 。
2.2/1となるエツチング条件でエツチングを行なっ
た。第3図より明らかなようにエツチング選択比が1.
8/1のとき良好な平坦化形状が得られる。
さらに詳細に調べた結果、エツチング選択比が1.6/
1以上2.0/1以下の条件でエツチングを行なうと良
好な平坦化形状が得られることがわかった第1図Φ)、
(C)Uエツチング条件として反応圧カニ300 mT
orr 、 CF 4ガス流量: 75SCCM。
02ガス流量: s SCCM、CHF3ガス流量:3
QSCCM、RFパワー:400 Wでエツチングした
際のエツチング形状の時系変化を示している。このとき
酸化シリコン膜のエツチング速度は3200V分、フォ
トレジストのエツチング速度u 1680A/%。
エツチング選択比は1.9/1であり、エツチング処理
時間は7.5分であった。
第1図(a)において酸化シリコン膜3の凸部上のフォ
トレジスト膜厚ば0.8μmであり、エツチング開始後
、第1図(b)に示すように酸化シリコン膜凸部が露出
し始めるまで約6分装する。この間、エツチングはフォ
トレジスト膜のみについて行なわれる。そこで第1行程
として酸化シリコン膜凸部が露出し始めるまでのフォト
レジストエツチングを02ガスプラズマを用いて行なっ
た。エツチング条件は反応圧力=260mTorr、0
2ガス流量:60SCCM、RFパ17−:200’W
テそのとき(7)7オトレジストのエツチング速度は7
000八/分であった。この結果、酸化シリコン膜凸部
が露出し始めるまでに要する時間は1.1分とな9工ツ
チング時間を大幅に短縮することができた。エツチング
後も酸化シリコン膜凸部の露出部とフォトレジスト膜表
面は平坦状態にあり、さらに第2行程として引き続きC
H4と02とCHF3との混合ガスを用いてエツチング
選択比1.9/1の条件でエツチングを行なうと、第1
図(C)に示すような良好な平坦化形状が得られた。以
上のようにエツチングを2行程に分割することでエツチ
ング処理時間が短縮さ九た平坦化エツチングが可能とな
る。また第1行程において酸化シリコン膜が露出し始め
る点および第2行程でのエツチング終点は反応ガスプラ
ズマ中の酸素原子発光スペクトル強度変化により制御す
ることができ、今回の実施例においては777nmの酸
素原子発光スペクトルをモニタリングすることで各行程
の終点を見出した。
なお、本実施例において第1行程は酸化シリコン膜の凸
部が露出し始めるまでレジストをエツチングしたが、酸
化シリコン膜が露出する前に第1行程のエツチングを終
了したとしてもエツチング時間は短縮される。また、本
実施例において第2行程における反応ガスとしてCF4
と02とCHF3の混合ガスを用いたが、CF4のかわ
りに02F6等の弗化炭素ガスを用いても同様の結果を
得ることができる。
発明の効果 以上のように本発明は凹凸面を有する酸化シリコン股上
にその凹凸段差以上の膜厚の有機塗布膜を形成し、前記
酸化シリコン膜の凸部と前記有機塗布膜を弗素系化合物
と酸素との混合ガスプラズマにより、前記酸化シリコン
膜のエツチング速度と前記有機塗布膜のエツチング速度
との比が1−以上2.0/1以下となる条件でエツチン
グをすることにより前記酸化シリコン膜の平坦化エンチ
ングが実現で5、さらには前記酸化シリコン膜凸部が露
出し始めるまでの前記有機塗布膜のエツチング’t[素
ガスプラズマにより行ない、以降のエツチングを上記構
成の弗素化合物と酸素との混合ガスプラズマでエツチン
グを行なうことによりエツチング処理時間を短縮するこ
とができる。
以上のように本発明の平坦化エツチング方法を用いるこ
とにより、半導体装置製造工程において、酸化シリコン
膜上に形成される導体層の膜厚の不拘−化、断線および
ショート状態を防止し、半導体装置の信頼性を同上する
ことができる。
【図面の簡単な説明】
第1図(a) 、 (b) 、 (C)は本発明の一実
施例における平坦化ドライエツチングの原理を示す工程
概略図、第2図は平坦化ドライエツチングを実現するた
めのCHF3混何量に対する酸化シリコン膜とフォトチ
ング後の断面形状を示した図である。 3・・・・・・酸化シリコン膜、4・・・・・・凹凸段
差部、6・・・−・・有機塗布膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 C)lfs;rト刀01計 (sccts ]第3図

Claims (4)

    【特許請求の範囲】
  1. (1)凹凸面を有する酸化シリコン膜上にその凹凸段差
    以上の膜厚の有機塗布膜を形成し、前記酸化シリコン膜
    のエッチング速度と前記有機塗布膜のエッチング速度の
    比が1.6/1以上2.0/1以下となるようにエッチ
    ングガスである弗素系化合物と酸素との混合比を選択し
    、前記酸化シリコン膜の凸部と前記有機塗布膜とを同時
    にエッチングすることを特徴とする平坦化エッチング方
    法。
  2. (2)弗素系化合物として弗化炭素と三弗化メタンとの
    混合ガスを用いることを特徴とする特許請求の範囲第1
    項記載の平坦化エッチング方法。
  3. (3)凹凸面を有する酸化シリコン膜上にその凹凸段差
    以上の膜厚を有する有機塗布膜を形成し、前記有機塗布
    膜の一部を酸素プラズマによりエッチングを行なう第1
    行程と、その後弗素系化合物と酸素との混合ガスプラズ
    マにより前記酸化シリコン膜の凸部と前記有機塗布膜と
    を同時にエッチングを行なう第2行程を持つことを特徴
    とする平坦化エッチング方法。
  4. (4)第1行程として酸化シリコン膜が露出し始めるま
    で有機塗布膜を酸素プラズマによりエッチングを行なう
    ことを特徴とした特許請求の範囲第3項記載の平坦化エ
    ッチング方法。
JP60293774A 1985-12-26 1985-12-26 平坦化エツチング方法 Pending JPS62152128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60293774A JPS62152128A (ja) 1985-12-26 1985-12-26 平坦化エツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60293774A JPS62152128A (ja) 1985-12-26 1985-12-26 平坦化エツチング方法

Publications (1)

Publication Number Publication Date
JPS62152128A true JPS62152128A (ja) 1987-07-07

Family

ID=17799019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60293774A Pending JPS62152128A (ja) 1985-12-26 1985-12-26 平坦化エツチング方法

Country Status (1)

Country Link
JP (1) JPS62152128A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60165722A (ja) * 1984-01-30 1985-08-28 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション エツチング方法
JPS60242623A (ja) * 1984-05-16 1985-12-02 Mitsubishi Electric Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60165722A (ja) * 1984-01-30 1985-08-28 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション エツチング方法
JPS60242623A (ja) * 1984-05-16 1985-12-02 Mitsubishi Electric Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2001522531A (ja) 半導体基板上の構造物を選択的にプラズマエッチングするための方法
JP2952574B2 (ja) 金属配線の形成方法
JPH07101708B2 (ja) 半導体装置の層間接続方法
JPH07201986A (ja) 半導体装置の製造方法
US20020168834A1 (en) Method for fabricating shallow rench isolation structure
JP2639369B2 (ja) 半導体装置の製造方法
JP3677644B2 (ja) 半導体装置の製造方法
JP2650313B2 (ja) ドライエッチング方法
JPS62152128A (ja) 平坦化エツチング方法
US6833232B2 (en) Micro-pattern forming method for semiconductor device
JPS6290934A (ja) 平坦化エツチング方法
JPH09293727A (ja) 半導体装置の製造方法
JPS63296353A (ja) コンタクトホ−ル形成方法
JPH06244286A (ja) 半導体装置の製造方法
JPH088231A (ja) 膜の平坦化方法
JPH0318023A (ja) 半導体装置の製造方法
JP2002026020A (ja) 半導体装置の製造方法
JP2762972B2 (ja) 半導体装置の製造方法
JPH0677182A (ja) 凹凸のある絶縁膜の平坦化方法
JP2637726B2 (ja) 半導体集積回路装置の製造方法
JPH098007A (ja) 絶縁膜の平坦化方法
JP3216207B2 (ja) エッチバック方法
JPH02280326A (ja) 平坦化方法
JPH04167448A (ja) 半導体素子の製造方法
JPS61206242A (ja) 半導体装置の製造方法