JPS62152165A - バイポ−ラトランジスタの製造方法 - Google Patents
バイポ−ラトランジスタの製造方法Info
- Publication number
- JPS62152165A JPS62152165A JP60295211A JP29521185A JPS62152165A JP S62152165 A JPS62152165 A JP S62152165A JP 60295211 A JP60295211 A JP 60295211A JP 29521185 A JP29521185 A JP 29521185A JP S62152165 A JPS62152165 A JP S62152165A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- collector
- base
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたバイポーラトランジスタに
関するものである。
関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造を第６図に
示す。図において、１４はｎ型シリコン基板、１５はエ
ビタキンヤル成長によってその上に設けられたｎ＋型コ
レクタ、１Ｇは拡散によって設けられたｐ型ベース、１
７は拡散または合金によって設けられたｎ型エミッタ、
１８はコレクタ電極、１９はベース電極、２ｏはエミッ
タ電極である。
示す。図において、１４はｎ型シリコン基板、１５はエ
ビタキンヤル成長によってその上に設けられたｎ＋型コ
レクタ、１Ｇは拡散によって設けられたｐ型ベース、１
７は拡散または合金によって設けられたｎ型エミッタ、
１８はコレクタ電極、１９はベース電極、２ｏはエミッ
タ電極である。
これはｎｐｎ トランジスタであるが、Ｉ）ｎｐトラン
ジスタでも同様に構成することができる。
ジスタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ、ベース、コレクタを形成している。
エミッタ、ベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース長が短いほど動作速度は早くなる。
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース長が短いほど動作速度は早くなる。
したがってベース長が短いほど望ましいわけであるが、
このような構造で、良好なオーミックコンタクトをとり
ながら、ベース長を１０００Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
このような構造で、良好なオーミックコンタクトをとり
ながら、ベース長を１０００Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにＡｌＸＧａ１□Ａｓを、ベースとコレクタに
ＧａＡｓ用いたものである。
の大きい半導体を用いて形成（ヘテロ接合バイポーラト
ランジスタ）すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにＡｌＸＧａ１□Ａｓを、ベースとコレクタに
ＧａＡｓ用いたものである。
更にこのような構造とすることにより、高周波特性がい
ちじるしく改善されることがしられている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは Ｒｂ；ベース抵抗 ゛ ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のハンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を掻端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままではベース電極の
取出しが困難であり、そのために高周波特性の充分優れ
たものが得られていない。
ちじるしく改善されることがしられている。バイポーラ
トランジスタの最大遮断周波数Ｆｃは Ｒｂ；ベース抵抗 ゛ ＣＣ；コレクタ容量 であられされる。エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のハンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア濃度（ホール濃度）を非常に
高くすることができる。したがって、ベース抵抗を掻端
に小さくすることができ、その結果として最大遮断周波
数Ｆｃの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままではベース電極の
取出しが困難であり、そのために高周波特性の充分優れ
たものが得られていない。
第７図は、このベース電極の取り出しを改良した従来例
（特公昭５５−９８３０）である。図において、２１は
ｎ型ＧａＡｓ基板、２２はコレクタを形成するｎ型Ｇａ
Ａｓ、２３はベースを形成するｎ型ＧａＡｓ、２４はエ
ミッタを形成するｎ型Δ］ｘＧａ、−０△Ｓ、２５はベ
ース電極取り出しのためのｐ型Ａ ｌＸＧａ、−ＸＡｓ
、２６はコレクタ電極、２７はベース電極、２８はエミ
ッタ電極である。
（特公昭５５−９８３０）である。図において、２１は
ｎ型ＧａＡｓ基板、２２はコレクタを形成するｎ型Ｇａ
Ａｓ、２３はベースを形成するｎ型ＧａＡｓ、２４はエ
ミッタを形成するｎ型Δ］ｘＧａ、−０△Ｓ、２５はベ
ース電極取り出しのためのｐ型Ａ ｌＸＧａ、−ＸＡｓ
、２６はコレクタ電極、２７はベース電極、２８はエミ
ッタ電極である。
まず２１のＧａＡｓ基板上に、液相エピタキシャル法に
より、２２．２３．２４の各層を形成する。つぎにメサ
エッチングにより、２２のコレクタ層の一部を露出させ
、その部分に再び液相エピタキシャルによって２５のベ
ース電極取り出しのためのｐ型ＡｌｘＧａ、−ＸＡｓ層
を形成しそれぞれに電極を形成したものである。
より、２２．２３．２４の各層を形成する。つぎにメサ
エッチングにより、２２のコレクタ層の一部を露出させ
、その部分に再び液相エピタキシャルによって２５のベ
ース電極取り出しのためのｐ型ＡｌｘＧａ、−ＸＡｓ層
を形成しそれぞれに電極を形成したものである。
しかしこのような方法では、再成長時にベース層とベー
ス電極取出し層の間にトラップが形成されやすい。再成
長時の温度をあげればトラップが減少するが、ドーパン
トの相互拡散が起り接合部の急峻性がくずれ特性が低下
する。そのためベース抵抗をそれほどひくくすることが
できず、実質上１０００Å以下のベース長を得ることは
困難であった。
ス電極取出し層の間にトラップが形成されやすい。再成
長時の温度をあげればトラップが減少するが、ドーパン
トの相互拡散が起り接合部の急峻性がくずれ特性が低下
する。そのためベース抵抗をそれほどひくくすることが
できず、実質上１０００Å以下のベース長を得ることは
困難であった。
またｐ型ベース層とｎ型コレクタ層との接合面積が大き
くコレクタ容量が大きいため、（１１式かられかるよう
に高周波特性の充分優れたものが得られなかった。
くコレクタ容量が大きいため、（１１式かられかるよう
に高周波特性の充分優れたものが得られなかった。
また本従来例では、マスク合せの関係からエミッタ部の
面積は、エミッタ電極の面積よりも大きくなっている。
面積は、エミッタ電極の面積よりも大きくなっている。
すなわちｐ型ベース層とｎ型エミッタとの接合面積がエ
ミッタ電極面積よりも大きく、そのため電極のねりには
エミソターベース接合容量、すなわちエミッタ容ｌｃｅ
が大きかった。
ミッタ電極面積よりも大きく、そのため電極のねりには
エミソターベース接合容量、すなわちエミッタ容ｌｃｅ
が大きかった。
ところで、トランジスタの１ｉ流増幅率が１となる最大
周波数Ｆｔは Ｆｔ＝ （１／２ｆｆ） ・ （Ａ−Ｃｅ＋Ｂ）−’
・・・・・・（２） Ａ、Ｂ、定数 で与えられる。 （Ｓ、Ｍ、Ｓｚｅ；Ｐｙｓｉｃｓｏｒ
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ、
Ｊｈｏｎ Ｗｉｌｅｙ ＆ ５ｏｎｓ、。
周波数Ｆｔは Ｆｔ＝ （１／２ｆｆ） ・ （Ａ−Ｃｅ＋Ｂ）−’
・・・・・・（２） Ａ、Ｂ、定数 で与えられる。 （Ｓ、Ｍ、Ｓｚｅ；Ｐｙｓｉｃｓｏｒ
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ、
Ｊｈｏｎ Ｗｉｌｅｙ ＆ ５ｏｎｓ、。
Ｉ ｎ ｃ、 、 ｐｐ、 ２８３． １９６９）
従って、エミッタ容量Ｃｅが大きいと高周波特性が悪い
。
従って、エミッタ容量Ｃｅが大きいと高周波特性が悪い
。
本従来において、エミッタを基板側に、コレクタを上側
に形成すればコレクタ容量がその電極面積の割に大きい
ものとなり、これもやはり（１）式かられかるように高
周波特性に好ましくない。
に形成すればコレクタ容量がその電極面積の割に大きい
ものとなり、これもやはり（１）式かられかるように高
周波特性に好ましくない。
また本従来例の構造の場合、前述の如くマスク合せの関
係からエミッタ電極の面積は、エミ、り部の面積よりも
小さくなっている。エミッタ電極の面積はできるだけ大
きい方がよい。なぜなら電極のコンタクト抵抗がその面
積に比例し、コンタクト抵抗はトランジスタの容量分の
充電時間をおそくするためやはり高周波特性を低下させ
るからである。
係からエミッタ電極の面積は、エミ、り部の面積よりも
小さくなっている。エミッタ電極の面積はできるだけ大
きい方がよい。なぜなら電極のコンタクト抵抗がその面
積に比例し、コンタクト抵抗はトランジスタの容量分の
充電時間をおそくするためやはり高周波特性を低下させ
るからである。
発明が解決しようとする問題点
このような従来の構成では、ベース長が短くかつ抵抗が
低く、コレクタ容量およびエミッタ容量の小さくかつ電
極コンタクト抵抗の小さい素子を得る゛ことが困難であ
り、高周波特性の充分価れたものが得られない。
低く、コレクタ容量およびエミッタ容量の小さくかつ電
極コンタクト抵抗の小さい素子を得る゛ことが困難であ
り、高周波特性の充分価れたものが得られない。
本発明はかかる点に恵みなされたもので、へ−スミ掻の
取り出しの容易さをもったまま、極めてベース長が短く
かつ低く、更にコレクタ容量およびエミッタ容量が小さ
く、更にやはり高周波特性に関係する直列抵抗となる電
極コンタクト抵抗の低い構造を提供することを目的とし
ている。
取り出しの容易さをもったまま、極めてベース長が短く
かつ低く、更にコレクタ容量およびエミッタ容量が小さ
く、更にやはり高周波特性に関係する直列抵抗となる電
極コンタクト抵抗の低い構造を提供することを目的とし
ている。
問題点を解決するための手段
本発明は上記問題点を解決するため、あらかじめ半絶縁
性半導体層によって、コレクタ（またはエミッタ）と分
離された、その上に絶縁膜を有する厚いベース電極取り
出し層を形成しておき、エツチングによって抗進縁膜、
核ベース電極取り出し層及び抗生絶縁性半導体層の一部
を除去したのち、分子線エピクキシーなどのエピタキシ
ャル成長技術を用いて、核露出コレクタ（またはエミッ
タ）層上部には、極めて薄いベース層とエミッタ（また
はコレクタ）層を、また抗進縁膜上部には′半絶縁性多
結晶状膜を成長させることによって、ベース電極の取り
出しの容易さを保ったまま、ブース長の極めて短くかつ
低く、更にコレクタ容量およびエミッタ容量が小さく、
更に電極コンタクト抵抗の低い構造を提供するものであ
る。
性半導体層によって、コレクタ（またはエミッタ）と分
離された、その上に絶縁膜を有する厚いベース電極取り
出し層を形成しておき、エツチングによって抗進縁膜、
核ベース電極取り出し層及び抗生絶縁性半導体層の一部
を除去したのち、分子線エピクキシーなどのエピタキシ
ャル成長技術を用いて、核露出コレクタ（またはエミッ
タ）層上部には、極めて薄いベース層とエミッタ（また
はコレクタ）層を、また抗進縁膜上部には′半絶縁性多
結晶状膜を成長させることによって、ベース電極の取り
出しの容易さを保ったまま、ブース長の極めて短くかつ
低く、更にコレクタ容量およびエミッタ容量が小さく、
更に電極コンタクト抵抗の低い構造を提供するものであ
る。
作用
本発明は上記した構造により、ベース長が極めて短くか
つ低く、更にコレクタ容量およびエミッタ容量小さく、
更に電極コンタクト抵抗が低いので高周波特性が改善さ
れる。
つ低く、更にコレクタ容量およびエミッタ容量小さく、
更に電極コンタクト抵抗が低いので高周波特性が改善さ
れる。
実施例
第１図は本発明の構造の一実施例を示したものである。
第１図において、１は半絶縁性Ｇ ａ 、Ａ ｓ基板、
２はｎ生型ＧａＡｓコレクタ１層（Ｔ；、 掻取出し層
）、３はｎ型ＧａＡｓコレクタ２層、４はｐ型Ｇ５Ａｓ
ヘース１層（電極取出し層）、５はｐ型（：、ａＡｓベ
ース２層、６はｎ型Ａ ｌｘ Ｇ ａ １−ｘ Ａ ｓ
（Ｘ＝ Ｏ−３）エミッタ１層、７はｎ十型ＧａＡ
ｓエミ、り２層（電極取出し層）、８はコレクタ電極、
９はベース電極、１０はエミッタ１層、１１はＧａＡｓ
半絶縁性半導体層である。１２はＳ ｉ Ｏ２絶縁膜、
１２上部の５．６．７斜線部はＳ ｉ Ｏ２１ｉ上に形
成されたため半！！ Ｘｉ化した多結晶状１１りである
。
２はｎ生型ＧａＡｓコレクタ１層（Ｔ；、 掻取出し層
）、３はｎ型ＧａＡｓコレクタ２層、４はｐ型Ｇ５Ａｓ
ヘース１層（電極取出し層）、５はｐ型（：、ａＡｓベ
ース２層、６はｎ型Ａ ｌｘ Ｇ ａ １−ｘ Ａ ｓ
（Ｘ＝ Ｏ−３）エミッタ１層、７はｎ十型ＧａＡ
ｓエミ、り２層（電極取出し層）、８はコレクタ電極、
９はベース電極、１０はエミッタ１層、１１はＧａＡｓ
半絶縁性半導体層である。１２はＳ ｉ Ｏ２絶縁膜、
１２上部の５．６．７斜線部はＳ ｉ Ｏ２１ｉ上に形
成されたため半！！ Ｘｉ化した多結晶状１１りである
。
各層の厚みは、ｌの半絶縁性ＧａＡＳ基板が４００μｍ
、２のｎ生型ＧａＡｓコレクタ１層が４０００人、３の
ｎ型ＧａＡｓコレクタ２層が２０００人、４のｐ型Ｇａ
Ａｓヘース１層５０００人、５のｐ型ＧａＡｓベース２
層が４００人、６のｎ型ＡｌＸＧａ１−ｘＡｓＡｓエミ
ッタ１層５００人、７の電穫取出し用ｎ＋型Ｇａｆｉ、
ｓエミッタ２層は１５００人、１１のＧａＡｓ半絶縁性
半導体層は２０００人である。
、２のｎ生型ＧａＡｓコレクタ１層が４０００人、３の
ｎ型ＧａＡｓコレクタ２層が２０００人、４のｐ型Ｇａ
Ａｓヘース１層５０００人、５のｐ型ＧａＡｓベース２
層が４００人、６のｎ型ＡｌＸＧａ１−ｘＡｓＡｓエミ
ッタ１層５００人、７の電穫取出し用ｎ＋型Ｇａｆｉ、
ｓエミッタ２層は１５００人、１１のＧａＡｓ半絶縁性
半導体層は２０００人である。
２〜７．１１の各層は、分子線エピタキシー（ＭＢＥ）
によって形成された。１２のＳ ＋ ０２膜は１０００
人であり化学気相成長により形成された。
によって形成された。１２のＳ ＋ ０２膜は１０００
人であり化学気相成長により形成された。
次に本実施例の素子の製造方法について述べる。
第２図に示すように、まず１の半絶縁性ＧａＡｓ基板の
上に分子線エピタキシーにより、２，３゜１１．４の各
層を所定の厚みに形成した。次に化学気相成長により１
２のＳ ｉ Ｏ２１りを２０００人の厚みに形成した。
上に分子線エピタキシーにより、２，３゜１１．４の各
層を所定の厚みに形成した。次に化学気相成長により１
２のＳ ｉ Ｏ２１りを２０００人の厚みに形成した。
次に通常のホトリソグラフィー法によりレジストマスク
を形成し、このレジストマスクによって、第３図に示す
ように、１２のＳ ｉ Ｏ２膜、４のｐ型ＧａＡｓベー
ス１層および１１の半絶縁性半導体層の一部をエツチン
グして、３のコレクタ２層の一部を露出させた。この場
合エツチングは第２図の点線で示したように、コレクタ
層内まですすんでもかまわない。ＳｉＯ□ＩＩＱのエツ
チングはフッ酸で、Ｑａ、Ａｓのエツチングは、Ｈ２’
Ｓｏ、−Ｈ２０□−Ｈ２０混合液を用いて行なった。Ｇ
ａＡｓ基板として、（ＯＯ１）を用いることにより、（
１１０）方向から見て第３図に示すような逆台形の形に
エツチング部を形成することができた。
を形成し、このレジストマスクによって、第３図に示す
ように、１２のＳ ｉ Ｏ２膜、４のｐ型ＧａＡｓベー
ス１層および１１の半絶縁性半導体層の一部をエツチン
グして、３のコレクタ２層の一部を露出させた。この場
合エツチングは第２図の点線で示したように、コレクタ
層内まですすんでもかまわない。ＳｉＯ□ＩＩＱのエツ
チングはフッ酸で、Ｑａ、Ａｓのエツチングは、Ｈ２’
Ｓｏ、−Ｈ２０□−Ｈ２０混合液を用いて行なった。Ｇ
ａＡｓ基板として、（ＯＯ１）を用いることにより、（
１１０）方向から見て第３図に示すような逆台形の形に
エツチング部を形成することができた。
次にレジストをアセトンで除去し、フン酸でＳ ｉ Ｏ
２を１０００人除去して、第４図に示すように４のＰ型
ベース電極取出し層の一部の頭出しを行なった。
２を１０００人除去して、第４図に示すように４のＰ型
ベース電極取出し層の一部の頭出しを行なった。
次に全体の上から分子線エピタキシーにより、４００人
のｐ型ＧａＡＳベース２層および１５００人のｎ型Ａｌ
ｘＧａ、−ｘ Ａｓエミッタ１層、１５００人のｎ十型
ＧａＡｓエミッタ２層を第５図に示すように再成長させ
た。
のｐ型ＧａＡＳベース２層および１５００人のｎ型Ａｌ
ｘＧａ、−ｘ Ａｓエミッタ１層、１５００人のｎ十型
ＧａＡｓエミッタ２層を第５図に示すように再成長させ
た。
次にホトリソグラフィー法によって、抗進縁膜のある部
分の一部を１１□Ｓｏ、−Ｈ２０□Ｈ２０？ｎ合液およ
びフン酸を用いて工・ノチングし、ベース１層およびコ
レクタ１層の一部を露出させた。
分の一部を１１□Ｓｏ、−Ｈ２０□Ｈ２０？ｎ合液およ
びフン酸を用いて工・ノチングし、ベース１層およびコ
レクタ１層の一部を露出させた。
次に、レジスト部を７七トンで除去し、通常のホトリソ
グラフィーおよび真空蒸着および熱処理技術により、核
露出コレクク層上部に成長したエミッタ２上にｌＯのエ
ミッタ電極を、露出させたベース、コレクタ層に、それ
ぞれ９．８のベースｆｉｐｉ、コレクタ電極形成した。
グラフィーおよび真空蒸着および熱処理技術により、核
露出コレクク層上部に成長したエミッタ２上にｌＯのエ
ミッタ電極を、露出させたベース、コレクタ層に、それ
ぞれ９．８のベースｆｉｐｉ、コレクタ電極形成した。
本実施例の構造のエミ’７り容ｉｃｅは、再成長部のエ
ミッタとへ−スの接合面積に比例する。本実施例の場合
、露出コレクタ層上部にエピタキシャル成長した接合部
面積と絶縁＋１９上部に成長した多結晶状膜接合部面積
の和となる。本実施例では５のｐ型ベースを形成するた
めに１３ｅを用い、■・１０θ／ ｃｏｄのドーピング
を、また６のエミッタ１層を形１戊するためにＳｉを用
い５ ｌＯ”／ａＡの１′−ピングを行なった。しか
しえられた多結晶状）１りは１０６オームの高Ｉ託抗を
示し半絶縁性となっていた。そのためこの部分の接合容
量はほとんど無視することができる。したがってエミッ
ターベース接合部の面積は露出コレクタ部の面積とほぼ
同一となり最小とすることができる。またエミッタ電極
をエミッタエピタキシャル成長部面積より大きくとって
も、多結晶状膜の半絶縁性のためにショートや寄生容量
などの問題が発生しない。
ミッタとへ−スの接合面積に比例する。本実施例の場合
、露出コレクタ層上部にエピタキシャル成長した接合部
面積と絶縁＋１９上部に成長した多結晶状膜接合部面積
の和となる。本実施例では５のｐ型ベースを形成するた
めに１３ｅを用い、■・１０θ／ ｃｏｄのドーピング
を、また６のエミッタ１層を形１戊するためにＳｉを用
い５ ｌＯ”／ａＡの１′−ピングを行なった。しか
しえられた多結晶状）１りは１０６オームの高Ｉ託抗を
示し半絶縁性となっていた。そのためこの部分の接合容
量はほとんど無視することができる。したがってエミッ
ターベース接合部の面積は露出コレクタ部の面積とほぼ
同一となり最小とすることができる。またエミッタ電極
をエミッタエピタキシャル成長部面積より大きくとって
も、多結晶状膜の半絶縁性のためにショートや寄生容量
などの問題が発生しない。
すなわちコレクタ、エミッタ、エミ・ツタ電極のセルフ
ァライン構造となっている。したがってエミッタ電極を
エミッタ領域全面に形成することができる。コンタクト
抵抗は電極との接合部の面積に比例するので、これによ
りエミッタコンタクト抵抗を最小にすることができる。
ァライン構造となっている。したがってエミッタ電極を
エミッタ領域全面に形成することができる。コンタクト
抵抗は電極との接合部の面積に比例するので、これによ
りエミッタコンタクト抵抗を最小にすることができる。
直列抵抗の減少は容量分への充電時間を早めるので筒周
＄を特性の改善に大いに貢献する。
＄を特性の改善に大いに貢献する。
本実施例の構造のコレクタ容量と、ＣＣは５と３のＰｎ
接合部の接合容量と、１１と３の接合部の接合容量の和
となる。
接合部の接合容量と、１１と３の接合部の接合容量の和
となる。
一般にｐｎ接合の容量Ｃｐｎは
・・・・・・（３）
ａ；接合部面積
ｑ；電荷
ＮＡＩ；Ｉ）型半導体のアクセプタ濃度ＮＤ２；ｎ型半
導体のドナー濃度 εｌ；ｐ型半導体の誘電率 ε２；ｎ型半導体の誘電率 ■ｂ；バイアス電圧 で与えられる。
導体のドナー濃度 εｌ；ｐ型半導体の誘電率 ε２；ｎ型半導体の誘電率 ■ｂ；バイアス電圧 で与えられる。
これより、アクセプタ濃度とドナー濃度の差が大きい場
合には、近似的にその大きさの小さい方で決ることがわ
かる０本実施例のｐ型ＧａＡｓベース層のアクセプタ濃
度は１．１０”／ｃｄ、ｎ型ＧａＡｓコレクタ層のドナ
ー濃度は５．１０”／Ｃｔａである。したがってコレク
タ容量は近似的にとなる。
合には、近似的にその大きさの小さい方で決ることがわ
かる０本実施例のｐ型ＧａＡｓベース層のアクセプタ濃
度は１．１０”／ｃｄ、ｎ型ＧａＡｓコレクタ層のドナ
ー濃度は５．１０”／Ｃｔａである。したがってコレク
タ容量は近似的にとなる。
一方、ｎ十型ＧａＡｓ層と、半絶縁性ＧａＡｓ層との接
合容量は、半絶縁性層の７クセブタ／店度が１・１０１
５／ｃ＋＋Ｉ以下であるため、接合容量は、このアクセ
プタ濃度の平方根に比例し、その値は、（４）式の値よ
りもはるかに小さいものとなる。もし半絶縁性層がない
場合には、１１と３の接合容量は、ｎ＋ＧａＡｓ層のキ
ャリアｌ；度が、１・１０１Ｉ／ｄと大きいため、この
部分のコレクタ容量が大きなものとなる。Ｐ型ＧａＡｓ
に代えてｐ型ＡＩＸ Ｇａ１−Ｘ Ａｓを用いても接合
容量はほとんどかわらない。以上の理由から、本実施例
のように、ｐ型ベース電極爪り出し用ＧａＡｓ層とｎ型
ＧａＡｓコレクタ層との間に、半絶縁性層を形成するこ
とにより、同一寸法の構成であればコレクタ容量をはる
かに小さくできる。
合容量は、半絶縁性層の７クセブタ／店度が１・１０１
５／ｃ＋＋Ｉ以下であるため、接合容量は、このアクセ
プタ濃度の平方根に比例し、その値は、（４）式の値よ
りもはるかに小さいものとなる。もし半絶縁性層がない
場合には、１１と３の接合容量は、ｎ＋ＧａＡｓ層のキ
ャリアｌ；度が、１・１０１Ｉ／ｄと大きいため、この
部分のコレクタ容量が大きなものとなる。Ｐ型ＧａＡｓ
に代えてｐ型ＡＩＸ Ｇａ１−Ｘ Ａｓを用いても接合
容量はほとんどかわらない。以上の理由から、本実施例
のように、ｐ型ベース電極爪り出し用ＧａＡｓ層とｎ型
ＧａＡｓコレクタ層との間に、半絶縁性層を形成するこ
とにより、同一寸法の構成であればコレクタ容量をはる
かに小さくできる。
さらに、本実施例の構造のベース長は、４００人と極め
て短い。バイポーラトランジスタの電子の走行時間ｔｓ
は、近似的に以下のように表わされることが知られてい
る。（Ｗ、Ｐ。
て短い。バイポーラトランジスタの電子の走行時間ｔｓ
は、近似的に以下のように表わされることが知られてい
る。（Ｗ、Ｐ。
Ｄｕｍｋｅ ｅｔ、ａｌ：５−ｏｌｉｄ ５ｔａｔ
ｅＥｌｅｃｔｒｏｎ、、 ｖｏｌ、 １５． ｎｏ
。 １２゜ｐｐ、 １３３９．Ｄｅｃ、 １９７２
）ｔｓ＝ （５／２）Ｒｈ−Ｃｃ＋ （Ｒｂ／ＲＬ
）・ ｃｂ＋ （３Ｃｃ＋ＣＬ） ＲＬ・・・・・
・（５） ＲＬ；負荷抵抗 ｔｂ：ベース走行時間 ＣＣ；負荷容量 一方、ベース走行時間は ｔ ｂ ＝ Ｌ ｂ ／ Ｖ ｅ −
ｆ６１Ｌｂ；ベース長 ■ｅ；ヘーベーおける電子の速度 で与えられる。
ｅＥｌｅｃｔｒｏｎ、、 ｖｏｌ、 １５． ｎｏ
。 １２゜ｐｐ、 １３３９．Ｄｅｃ、 １９７２
）ｔｓ＝ （５／２）Ｒｈ−Ｃｃ＋ （Ｒｂ／ＲＬ
）・ ｃｂ＋ （３Ｃｃ＋ＣＬ） ＲＬ・・・・・
・（５） ＲＬ；負荷抵抗 ｔｂ：ベース走行時間 ＣＣ；負荷容量 一方、ベース走行時間は ｔ ｂ ＝ Ｌ ｂ ／ Ｖ ｅ −
ｆ６１Ｌｂ；ベース長 ■ｅ；ヘーベーおける電子の速度 で与えられる。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
している（実施例では１．１０”／ Ｃｔａのキャリア
濃度を用いた）他に、実際ベースとして動作する以外の
部分の厚みが５０００人と厚いため、ベースの引出しに
まつわるパースミ氏抗を極めて低くできる。また本実施
例の製造方法を用いれば、極めて薄いベースに対しても
その引出しは極めて容易である。
徴を生かして、ベース領域のキャリア濃度を極めて高く
している（実施例では１．１０”／ Ｃｔａのキャリア
濃度を用いた）他に、実際ベースとして動作する以外の
部分の厚みが５０００人と厚いため、ベースの引出しに
まつわるパースミ氏抗を極めて低くできる。また本実施
例の製造方法を用いれば、極めて薄いベースに対しても
その引出しは極めて容易である。
以上述べた如く、本実施例の方法によれば、エミッタ容
Ｆｉ（Ｃｅ 、コレクタ容量Ｃｃ 、ベース抵抗Ｒｈ、
ベース長Ｌｂ、直列コンタクト抵抗のすべてを同時に減
少させることができるため最大遮断周波数の極めて高い
高周波特性に優れたトランジスタを得ることができる。
Ｆｉ（Ｃｅ 、コレクタ容量Ｃｃ 、ベース抵抗Ｒｈ、
ベース長Ｌｂ、直列コンタクト抵抗のすべてを同時に減
少させることができるため最大遮断周波数の極めて高い
高周波特性に優れたトランジスタを得ることができる。
本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず４００人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためへ−ス走行時間が短くなった。さらに
コレクタ容量およびエミッタ容量も小さくなった。更に
ベースミ氏抗、電極コンタクト抵抗も小さくなった。以
上のことから、エミッタ面積を同一寸法にした場合、従
来のものに比べて高周波特性が非常に向上した。
たように以下の特徴を示した。まず４００人という非常
に薄いベースに良好なオーミック電極を形成することが
できた。そのためへ−ス走行時間が短くなった。さらに
コレクタ容量およびエミッタ容量も小さくなった。更に
ベースミ氏抗、電極コンタクト抵抗も小さくなった。以
上のことから、エミッタ面積を同一寸法にした場合、従
来のものに比べて高周波特性が非常に向上した。
本実施例では、ベース長として、４００人の例を示した
が、分子線エピタキシー技術を用いれば、更に薄（する
ことが可能である。そのほかに、例えば、有機金属化学
気相成長（ＭＯ−ＣＶＤ）法を用いても同様の薄いベー
スを作成することができる。
が、分子線エピタキシー技術を用いれば、更に薄（する
ことが可能である。そのほかに、例えば、有機金属化学
気相成長（ＭＯ−ＣＶＤ）法を用いても同様の薄いベー
スを作成することができる。
本実施例では絶縁膜としてＳ ｉ Ｏ２をもちいたがＳ
ｉＮでも同様な結果が得られており、その上に半導体が
エピタキシャル成長しない絶縁膜であればよい。
ｉＮでも同様な結果が得られており、その上に半導体が
エピタキシャル成長しない絶縁膜であればよい。
また本実施例では、半導体としてＧａＡｓ−ＡｌＸＧａ
、−ＸＡｓを用いたが、他の半導体材料、例えばＩｎＰ
−１ｎＧａＡｓＰ等を用いても作成することができる。
、−ＸＡｓを用いたが、他の半導体材料、例えばＩｎＰ
−１ｎＧａＡｓＰ等を用いても作成することができる。
またＡＩ濃度として、ｘ＝０．３を用いたが、これはＯ
−１の範囲で任意に選ぶことができる。
−１の範囲で任意に選ぶことができる。
本実施例では、半絶縁性層としてＧａＡｓを用いたが、
Ａ ｌ ｙ Ｇ ａ Ｈ−ｙ Ａ Ｓ （ｙは１以下
で任意）を用いても、エミッタ容量を低減させるという
ことでは、同し効果を有することはあきらかであり、更
にそのエネルギーバンドギヤ、プがＧａＡｓよりも大き
いことからもれ電流少なくできる。もれ電流はトランジ
スタの電流増幅率を低下させるため、もれ電流を低減さ
せることにより電流増幅率を向上させることができる。
Ａ ｌ ｙ Ｇ ａ Ｈ−ｙ Ａ Ｓ （ｙは１以下
で任意）を用いても、エミッタ容量を低減させるという
ことでは、同し効果を有することはあきらかであり、更
にそのエネルギーバンドギヤ、プがＧａＡｓよりも大き
いことからもれ電流少なくできる。もれ電流はトランジ
スタの電流増幅率を低下させるため、もれ電流を低減さ
せることにより電流増幅率を向上させることができる。
本実施例では、エミッタ、コレクタをｎ型に、ベースを
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースを
ｎ型にすることもできる。
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースを
ｎ型にすることもできる。
本実施例では、基板側にコレクタを、上部にエミッタを
形成したが、同様の製造方法により基板側にエミッタを
、上部にコレクタを形成することもできる。この場合に
は上で述べた議論を、ＣｅとＣｃを置きかえて考えれば
よく、この場合にもＣｅ、Ｃｃを共に小さくできること
はあきらかである。
形成したが、同様の製造方法により基板側にエミッタを
、上部にコレクタを形成することもできる。この場合に
は上で述べた議論を、ＣｅとＣｃを置きかえて考えれば
よく、この場合にもＣｅ、Ｃｃを共に小さくできること
はあきらかである。
この場合には、エミッタ電極のかわりにコレクタ電極の
コンタクト抵抗が減少するが、これもやはり容量分の充
電を早めるのに効果があり、高周波特性の改善に同様の
効果を有する。
コンタクト抵抗が減少するが、これもやはり容量分の充
電を早めるのに効果があり、高周波特性の改善に同様の
効果を有する。
発明の効果
以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、ベース長を著しく短くかつ抵抗を低
くし、更にコレクタ容量およびエミッタ容量を小さくし
、更にコンタクト抵抗を低くすることにより、高周波特
性に優れたバイポーラトランジスタを、提供するもので
ある。
易さを保ったまま、ベース長を著しく短くかつ抵抗を低
くし、更にコレクタ容量およびエミッタ容量を小さくし
、更にコンタクト抵抗を低くすることにより、高周波特
性に優れたバイポーラトランジスタを、提供するもので
ある。
第１図は本発明の一実施例によるバイポーラトランジス
タの製造方法を用いたトランジスタの断面図、第２図〜
第５図はそれぞれその製造過程の断面図、第６図は従来
のバイポーラトランジスタの断面図、第７図は従来のへ
テロ接合トランジスタの断面図である。 ｌ・・・・・・半絶縁性ＧａＡｓ５板、２・・・・・・
ｎ＋ＧａＡｓコレクタ（またはエミッタ）１層（′電極
取り出し層）、３・・・・・・ｎ型ＧａＡｓコレクタ（
またはエミッタ）２層、４・旧・・ｐ型ＧａへＳベース
１層（ＴＬ電極取出し層）、５・・・・・・ｐ型ＧａＡ
ｓベース２層、６・・・・・・ｎ型ＧａＡｓエミッタ（
またはコレクタ）ｌＩ’３．７・・・・・・ｎ 十Ｇ
ａ Ａ ｓエミッタ（またはコレクタ）２１ｆｆｌ（電
極取り出し層）、８・・・・・コレクタ（またはエミッ
タ）電極、９・・・・・・ベース電極、１０・・・・・
・エミッタ （またはコレクタ）電極、１１・・・・・
・ＧａＡｓ半絶縁性半導体層、１２・・・・・・絶縁膜
、１３・・・・・・レジスト。 代理人の氏名 弁理士 中尾敏男 はか１名第２図 第３図 第４図 第５図 第６図 第７図 □ ＝１ ２１′ 、１５ 一／４ ”？３
タの製造方法を用いたトランジスタの断面図、第２図〜
第５図はそれぞれその製造過程の断面図、第６図は従来
のバイポーラトランジスタの断面図、第７図は従来のへ
テロ接合トランジスタの断面図である。 ｌ・・・・・・半絶縁性ＧａＡｓ５板、２・・・・・・
ｎ＋ＧａＡｓコレクタ（またはエミッタ）１層（′電極
取り出し層）、３・・・・・・ｎ型ＧａＡｓコレクタ（
またはエミッタ）２層、４・旧・・ｐ型ＧａへＳベース
１層（ＴＬ電極取出し層）、５・・・・・・ｐ型ＧａＡ
ｓベース２層、６・・・・・・ｎ型ＧａＡｓエミッタ（
またはコレクタ）ｌＩ’３．７・・・・・・ｎ 十Ｇ
ａ Ａ ｓエミッタ（またはコレクタ）２１ｆｆｌ（電
極取り出し層）、８・・・・・コレクタ（またはエミッ
タ）電極、９・・・・・・ベース電極、１０・・・・・
・エミッタ （またはコレクタ）電極、１１・・・・・
・ＧａＡｓ半絶縁性半導体層、１２・・・・・・絶縁膜
、１３・・・・・・レジスト。 代理人の氏名 弁理士 中尾敏男 はか１名第２図 第３図 第４図 第５図 第６図 第７図 □ ＝１ ２１′ 、１５ 一／４ ”？３
Claims (4)
- （１）半導体基板の上にコレクタ（またはエミッタ）層
を形成した後、その上に半絶縁性半導体層及びベース電
極取り出し層を順次エピタキシャル成長し、更にその上
に絶縁膜を形成した後、該絶縁膜、該ベース電極取出し
層及び該半絶縁性半導体層の一部をエッチングにより除
去して、該コレクタ（またはエミッタ）層の一部を露出
させた後、その上にベース層、エミッタ（またはコレク
タ）層を順次エピタキシャル成長させ、その時該絶縁膜
上部には半絶縁性多結晶状膜で成長させることによって
、エミッタ（またはコレクタ）−ベース接合容量を低減
しかつエピタキシャル成長したエミッタ（またはコレク
タ）部を他から絶縁するようにし、該エミッタ（または
コレクタ）部上面全面にエミッタ（またはコレクタ）電
極を、また該半絶縁性多結晶状膜のある部分の一部をエ
ッチングして、該ベース層、該コレクタ（またはエミッ
タ）層の一部を露出させ、それぞれにベース電極、コレ
クタ（またはエミッタ）電極を形成したことを特徴とす
るバイポーラトランジスタの製造方法。 - （２）少なくともエミッタの禁制帯エネルギー幅がベー
スの禁制帯エネルギー幅よりも大きいことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。 - （３）III−Ｖ化合物半導体を用いたことを特徴とする
特許請求の範囲第（１）項記載のバイポーラトランジス
タの製造方法。 - （４）絶縁膜として酸化珪素または窒化珪素を用いたこ
とを特徴とする特許請求の範囲第（１）項記載のバイポ
ーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295211A JPS62152165A (ja) | 1985-12-25 | 1985-12-25 | バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60295211A JPS62152165A (ja) | 1985-12-25 | 1985-12-25 | バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152165A true JPS62152165A (ja) | 1987-07-07 |
| JPH0575170B2 JPH0575170B2 (ja) | 1993-10-20 |
Family
ID=17817639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60295211A Granted JPS62152165A (ja) | 1985-12-25 | 1985-12-25 | バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152165A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012318A (en) * | 1988-09-05 | 1991-04-30 | Nec Corporation | Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor |
| US5111265A (en) * | 1988-12-06 | 1992-05-05 | Nec Corporation | Collector-top type transistor causing no deterioration in current gain |
| US5138408A (en) * | 1988-04-15 | 1992-08-11 | Nec Corporation | Resonant tunneling hot carrier transistor |
| JPH04267529A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
-
1985
- 1985-12-25 JP JP60295211A patent/JPS62152165A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5138408A (en) * | 1988-04-15 | 1992-08-11 | Nec Corporation | Resonant tunneling hot carrier transistor |
| US5012318A (en) * | 1988-09-05 | 1991-04-30 | Nec Corporation | Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor |
| US5111265A (en) * | 1988-12-06 | 1992-05-05 | Nec Corporation | Collector-top type transistor causing no deterioration in current gain |
| JPH04267529A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575170B2 (ja) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| JPH01103869A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPS62152165A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JPH0452627B2 (ja) | ||
| JPH10321640A (ja) | 半導体装置及びその製造方法 | |
| JPH0575169B2 (ja) | ||
| JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0453108B2 (ja) | ||
| JPH0577172B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPH0453110B2 (ja) | ||
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0577174B2 (ja) | ||
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPH0453106B2 (ja) | ||
| JPH0453109B2 (ja) | ||
| JPS63188968A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6381977A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JP2580281B2 (ja) | バイポーラトランジスタ素子 |