JPS62155602A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS62155602A JPS62155602A JP60296760A JP29676085A JPS62155602A JP S62155602 A JPS62155602 A JP S62155602A JP 60296760 A JP60296760 A JP 60296760A JP 29676085 A JP29676085 A JP 29676085A JP S62155602 A JPS62155602 A JP S62155602A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- transistors
- current mirror
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発Ｅ！Ａはカレントミラー回路特に半導体集積回路に
適したカレントミラー回路に関する。
適したカレントミラー回路に関する。
従来の技術
従来この神のカレントミラー回路は、第２図に示すよう
な構成であ−）だ。即ち第２図は半導体集積回路でしば
しば用いられている最も単純な形のカレントミラー回路
であり、１は基準定電流源３で定められた電流を供給す
るトランジスタであり、この電流はトランジスタ２に反
射され回路４への電流源として定電流を供給する。
な構成であ−）だ。即ち第２図は半導体集積回路でしば
しば用いられている最も単純な形のカレントミラー回路
であり、１は基準定電流源３で定められた電流を供給す
るトランジスタであり、この電流はトランジスタ２に反
射され回路４への電流源として定電流を供給する。
今トランジスタ１と２が同じ構造、同じ特性のトランジ
スタであったとすると、１と２はベース。
スタであったとすると、１と２はベース。
エミッタ間に加わる電圧が同じであるため、基準定電流
源３で定めた電流■１ と同じ電流工、がトランジス
タ２のコレクタより回路４に流れる。■。
源３で定めた電流■１ と同じ電流工、がトランジス
タ２のコレクタより回路４に流れる。■。
とＩ２の比はミラー比と呼ばれこの場合ミラー比は１で
ある。ちなみにミラー比２の設計はトランジスタ１及び
２と全く同じ構造、同じ特性のトランジスタをトランジ
スタ２と並列に接続すればｌ２＝２Ｉ、 となりミラ
ー比２が実現出来る。
ある。ちなみにミラー比２の設計はトランジスタ１及び
２と全く同じ構造、同じ特性のトランジスタをトランジ
スタ２と並列に接続すればｌ２＝２Ｉ、 となりミラ
ー比２が実現出来る。
同様に考えてξラー比捧はトランジスタ１に並列にトラ
ンジスタを接続すればよい。
ンジスタを接続すればよい。
発明が解決しようとする問題点
このような従来の構成ではミラー比の精度を向上させる
だめ、設計的には基準准流源３（て電流を供給するトラ
ンジスタ１と電流を反射するカレントミラートランジス
タ２を全く同じ構造、全く同じパターンで構成し、かつ
同じ方向で接近させて配置される。しかしながらこのよ
うな配慮がなされても２つのトランジスタには特性上の
差があり、ミラー比が設計値を中心に分布することは避
けられない。このあたりの事情をもう少し考えると、今
トランジスタ１及び２のエミッタ電流をそれぞれＩＥｌ
、工Ｅ２とすると、 工Ｅ１＝工５１ｅｘｐ（ｑ／ＫＴ０ｖＢＥ）■Ｅ２＝
Ｉ３２”ｐ（ｑ／ＫＴ”’ＢＥ）こ＼に工Ｓ１．工Ｓ２
はトランジスタ１及び２の飽和電流であり、ｖＢＥは２
つのトランジスタのペース、エミッタ間に加わる電圧で
ある。ところが比較的よく制御されたプロセスにより、
同じ構造、同じパターンでかつ接近して製造したトラン
ジスタであっても２つのトランジスタの飽和電流には±
１０％程度の違いがあり、近接していない場合にはさら
に大きな相違があることが知られている。
だめ、設計的には基準准流源３（て電流を供給するトラ
ンジスタ１と電流を反射するカレントミラートランジス
タ２を全く同じ構造、全く同じパターンで構成し、かつ
同じ方向で接近させて配置される。しかしながらこのよ
うな配慮がなされても２つのトランジスタには特性上の
差があり、ミラー比が設計値を中心に分布することは避
けられない。このあたりの事情をもう少し考えると、今
トランジスタ１及び２のエミッタ電流をそれぞれＩＥｌ
、工Ｅ２とすると、 工Ｅ１＝工５１ｅｘｐ（ｑ／ＫＴ０ｖＢＥ）■Ｅ２＝
Ｉ３２”ｐ（ｑ／ＫＴ”’ＢＥ）こ＼に工Ｓ１．工Ｓ２
はトランジスタ１及び２の飽和電流であり、ｖＢＥは２
つのトランジスタのペース、エミッタ間に加わる電圧で
ある。ところが比較的よく制御されたプロセスにより、
同じ構造、同じパターンでかつ接近して製造したトラン
ジスタであっても２つのトランジスタの飽和電流には±
１０％程度の違いがあり、近接していない場合にはさら
に大きな相違があることが知られている。
したがって２つのトランジスタのエミッタ電流の間にも
±１０％の違いがあシ、理想的な場合、っまりトランジ
スタの電流増巾率が十分大きなトランジスタであっても
コレクタ電流の間には±１゜％の違いが生じ、高精度の
カレントミラー回路が構成出来ないという不都合があっ
た。本発明はこのような問題点を解決するためのもので
、高精度のミラー比を有するカレントミラー回路を提供
することを目的とする。
±１０％の違いがあシ、理想的な場合、っまりトランジ
スタの電流増巾率が十分大きなトランジスタであっても
コレクタ電流の間には±１゜％の違いが生じ、高精度の
カレントミラー回路が構成出来ないという不都合があっ
た。本発明はこのような問題点を解決するためのもので
、高精度のミラー比を有するカレントミラー回路を提供
することを目的とする。
問題点を解決するだめの手段
前記の問題点を解決するために本発明のカレントミラー
回路は、同一導電型の第１及び第２のマルチコレクタト
ランジスタの両エミッタを直流電流饋電用電源ラインに
接続し、前記第１及び第２のマルチコレクタトランジス
タの一方の両コレクタと両ベースとを一端を接地した基
準定電流源に接続し、前記第１及び第２のマルチコレク
タトランジスタの他方の両コレクタを一端を接地した負
荷回路に接続する事を特徴とする。
回路は、同一導電型の第１及び第２のマルチコレクタト
ランジスタの両エミッタを直流電流饋電用電源ラインに
接続し、前記第１及び第２のマルチコレクタトランジス
タの一方の両コレクタと両ベースとを一端を接地した基
準定電流源に接続し、前記第１及び第２のマルチコレク
タトランジスタの他方の両コレクタを一端を接地した負
荷回路に接続する事を特徴とする。
作 用
第１及び第２のマルチコレクタトランジスタの一方の両
コレクタを結合して電流源用のトランジスタのコレクタ
を構成し、其の他方の両コレクタを結合してカレントミ
ラー用のトランジスタのコレクタを構成しているため、
第１及び第２のマルチコレクタトランジスタの特性に偏
差がある場合にも、電流源用のトランジスタとカレント
ミラー用のトランジスタの特性が一致し、ミラー比の精
度の良いカレントミラー回路が構成される事になる０ 実施例 第１図を参照して、本発明の一実施例であるカレントミ
ラー回路について説明する。半導体集積回路で多用され
るラテラルＰＮＰ形のマルチコレクタトランジスタ６及
び７のエミッタ８及び９を直流電流饋電用電源ライン５
に接続し、トランジスタ６及び７の一方の両コレクタ１
０及び１１と両ベース１２及び１３とを一端を接地した
基準定電流源３に接続して基準定電流源３に電流を供給
する。トランジスタ６及び７の他方の両コレクタ１４及
び１５を負荷回路４に接続して、基準定電流源３で定め
られた電流を負荷回路４に供給する。
コレクタを結合して電流源用のトランジスタのコレクタ
を構成し、其の他方の両コレクタを結合してカレントミ
ラー用のトランジスタのコレクタを構成しているため、
第１及び第２のマルチコレクタトランジスタの特性に偏
差がある場合にも、電流源用のトランジスタとカレント
ミラー用のトランジスタの特性が一致し、ミラー比の精
度の良いカレントミラー回路が構成される事になる０ 実施例 第１図を参照して、本発明の一実施例であるカレントミ
ラー回路について説明する。半導体集積回路で多用され
るラテラルＰＮＰ形のマルチコレクタトランジスタ６及
び７のエミッタ８及び９を直流電流饋電用電源ライン５
に接続し、トランジスタ６及び７の一方の両コレクタ１
０及び１１と両ベース１２及び１３とを一端を接地した
基準定電流源３に接続して基準定電流源３に電流を供給
する。トランジスタ６及び７の他方の両コレクタ１４及
び１５を負荷回路４に接続して、基準定電流源３で定め
られた電流を負荷回路４に供給する。
この場合電流源用トランジスタのコレクタはトランジス
タ６及び７のコレクタ１０及び１１の結合によって構成
され、カレントミラー用のトランジスタのコレクタはト
ランジスタ６及び７のコレクタ１４及び１５の結合によ
って構成される。従って、トランジスタ６及び７の飽和
電流に偏差があル場合にも、電流源用トランジスタとカ
レントミラー用トランジスタのコレクタ電流では偏差が
平均化されて均一になる。
タ６及び７のコレクタ１０及び１１の結合によって構成
され、カレントミラー用のトランジスタのコレクタはト
ランジスタ６及び７のコレクタ１４及び１５の結合によ
って構成される。従って、トランジスタ６及び７の飽和
電流に偏差があル場合にも、電流源用トランジスタとカ
レントミラー用トランジスタのコレクタ電流では偏差が
平均化されて均一になる。
発明の効果
以上のように本発明によれば、電流源用のトランジスタ
とカレントミラー用のトランジスタの特性を同じにする
ことができ、高精度のカレントミラー回路の構成が可能
となる。特に多数の素子で構成される半導体集積回路の
レイアウトに於て、二つのトランジスタを近接させるこ
とが困難な場合には、その効果は犬なるものがある。
とカレントミラー用のトランジスタの特性を同じにする
ことができ、高精度のカレントミラー回路の構成が可能
となる。特に多数の素子で構成される半導体集積回路の
レイアウトに於て、二つのトランジスタを近接させるこ
とが困難な場合には、その効果は犬なるものがある。
第１図は本発明の一実施例によるカレントミラー回路を
示す回路図、第２図は従来より半導体集積回路で多用さ
れているカレントミラー回路を示す回路図である。 １・・・・・・電流源用トランジスタ、２・・・・・カ
レント。 ミラー用トランジスタ、３・・・・・・基準定電流源、
４・・・・・・負荷回路、５・・・・・・電源ライン、
６・・・・・・第１マルチコレクタトランジスタ、７・
・・・・・第２マルチコレクタトランジスタ、８，９・
・・・・・エミ、り、１０゜１１．１４．１５・・・・
・・コレクタ、１２．１３・・・・・ベース。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３−
暴導足を流源 午−ウ荷図ル Ｓ−Ｃ燻＾ト ８．９−一工之、り ｆＯ，Ｉｌ、 ＋４． ＩＪ −−−２（、グ９＋２．
Ｉｊ −−−ｉ−犬
示す回路図、第２図は従来より半導体集積回路で多用さ
れているカレントミラー回路を示す回路図である。 １・・・・・・電流源用トランジスタ、２・・・・・カ
レント。 ミラー用トランジスタ、３・・・・・・基準定電流源、
４・・・・・・負荷回路、５・・・・・・電源ライン、
６・・・・・・第１マルチコレクタトランジスタ、７・
・・・・・第２マルチコレクタトランジスタ、８，９・
・・・・・エミ、り、１０゜１１．１４．１５・・・・
・・コレクタ、１２．１３・・・・・ベース。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名３−
暴導足を流源 午−ウ荷図ル Ｓ−Ｃ燻＾ト ８．９−一工之、り ｆＯ，Ｉｌ、 ＋４． ＩＪ −−−２（、グ９＋２．
Ｉｊ −−−ｉ−犬
Claims (1)
- 同一導電型の第１及び第２のマルチコレクタトランジス
タの両エミッタを直流電流饋電用電源ラインに接続し、
前記第１及び第２のマルチコレクタトランジスタの一方
の両コレクタと両ベースとを一端を接地した基準定電流
源に接続し、前記第１及び第２のマルチコレクタトラン
ジスタの他方の両コレクタを一端を接地した負荷回路に
接続する事を特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296760A JPS62155602A (ja) | 1985-12-27 | 1985-12-27 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60296760A JPS62155602A (ja) | 1985-12-27 | 1985-12-27 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62155602A true JPS62155602A (ja) | 1987-07-10 |
Family
ID=17837764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60296760A Pending JPS62155602A (ja) | 1985-12-27 | 1985-12-27 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62155602A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438136U (ja) * | 1990-07-30 | 1992-03-31 | ||
| JP2010501874A (ja) * | 2006-09-05 | 2010-01-21 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 測定区間の端部に配置されている音波変換器を双方向で作動するための回路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666914A (en) * | 1979-11-05 | 1981-06-05 | Sony Corp | Current miller circuit |
| JPS5713804A (en) * | 1980-06-27 | 1982-01-23 | Mitsubishi Electric Corp | Automatic level adjusting circuit |
-
1985
- 1985-12-27 JP JP60296760A patent/JPS62155602A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666914A (en) * | 1979-11-05 | 1981-06-05 | Sony Corp | Current miller circuit |
| JPS5713804A (en) * | 1980-06-27 | 1982-01-23 | Mitsubishi Electric Corp | Automatic level adjusting circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438136U (ja) * | 1990-07-30 | 1992-03-31 | ||
| JP2010501874A (ja) * | 2006-09-05 | 2010-01-21 | コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 測定区間の端部に配置されている音波変換器を双方向で作動するための回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2861346B2 (ja) | 電流ミラー回路 | |
| JPS605085B2 (ja) | カレントミラ−回路 | |
| JPS60205618A (ja) | カスコード接続電流源回路配置 | |
| JPS62155602A (ja) | カレントミラ−回路 | |
| JPS6369306A (ja) | 電流ミラ−回路 | |
| JPS62230106A (ja) | 電流ミラ−回路配置 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JP2567145B2 (ja) | 複合電流ミラー回路 | |
| JPH0754888B2 (ja) | バイアス回路 | |
| US4345216A (en) | Compensation of base-current-related error in current mirror amplifier circuitry | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JPS6033717A (ja) | カレントミラ−回路 | |
| JPS634704A (ja) | 出力回路 | |
| JP2567135B2 (ja) | 複合電流ミラー回路 | |
| JPS59178806A (ja) | 電流源回路 | |
| JPH0480807A (ja) | 定電流回路 | |
| JPS6097705A (ja) | 差動増幅器 | |
| JPH03208403A (ja) | カレントミラー回路 | |
| JPS60102764A (ja) | 半導体集積回路 | |
| JPH0233210A (ja) | 出力トランジスタのバイアス電流キャンセル回路 | |
| JPH01236804A (ja) | 増幅器 | |
| JPH01171305A (ja) | カレントミラー回路 | |
| JPS61247111A (ja) | 増幅回路 | |
| JPS58109320U (ja) | 増幅器 | |
| JPH03117010A (ja) | 電流ミラー回路 |