JPS6344235A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6344235A JPS6344235A JP61186667A JP18666786A JPS6344235A JP S6344235 A JPS6344235 A JP S6344235A JP 61186667 A JP61186667 A JP 61186667A JP 18666786 A JP18666786 A JP 18666786A JP S6344235 A JPS6344235 A JP S6344235A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- instruction
- register set
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ処理装置に係り、特にデータ処理装置が
複数のＬＳＩを含む回路で構成され、ＬＳＩ間の信号線
数が制限を受ける場合に好適なレジスタ構成法に関する
。
複数のＬＳＩを含む回路で構成され、ＬＳＩ間の信号線
数が制限を受ける場合に好適なレジスタ構成法に関する
。
データ処理装置は、一般に命令等により任意にデータの
読み書きができる汎用レジスタと呼ばれるレジスタセッ
トを備えている。一方、大型のデータ処理装置では、各
処理ユニット（命令ユニット、実行ユニット）を各々別
構成にして、各処理ユニットを独立に動作させ、出来る
かぎりの処理の並列化を図っている。
読み書きができる汎用レジスタと呼ばれるレジスタセッ
トを備えている。一方、大型のデータ処理装置では、各
処理ユニット（命令ユニット、実行ユニット）を各々別
構成にして、各処理ユニットを独立に動作させ、出来る
かぎりの処理の並列化を図っている。
従来、上記レジスタセットはデータ処理装置内に１組し
か用意されておらず、データ処理装置が各々独立に動作
する複数の処理ユニットで構成される場合、レジスタセ
ットと各処理ユニット間でインターフェイス線を別々に
張巡らしていた。
か用意されておらず、データ処理装置が各々独立に動作
する複数の処理ユニットで構成される場合、レジスタセ
ットと各処理ユニット間でインターフェイス線を別々に
張巡らしていた。
なお、この種のレジスタセットに関しては１例えば、石
田晴久他著″超大型コンピューターシステム″（昭和５
０年１２月１０日産業図書（株）発行）の第２０頁に示
されている。
田晴久他著″超大型コンピューターシステム″（昭和５
０年１２月１０日産業図書（株）発行）の第２０頁に示
されている。
従来技術においては、レジスタセットはデータ処理装置
内に１組しかなく、該レジスタセットと各処理ユニット
間でインターフェイス線を別々に張巡らしているため、
各処理ユニットをＬＳＩ等で構成する場合、ＬＳＩ間の
信号線数が制限を受け、問題があった。
内に１組しかなく、該レジスタセットと各処理ユニット
間でインターフェイス線を別々に張巡らしているため、
各処理ユニットをＬＳＩ等で構成する場合、ＬＳＩ間の
信号線数が制限を受け、問題があった。
本発明の目的は、データ処理装置が複数のＬＳＩ等で構
成される場合、レジスタセットを使用するために必要と
するＬＳＩ間の信号線数を低減することにある。
成される場合、レジスタセットを使用するために必要と
するＬＳＩ間の信号線数を低減することにある。
本発明は、各々に独立に動作する複数の処理ユニットを
それぞれＬＳＩ等で構成するデータ処理装置において、
命令あるいは命令実行中に任意にデータの読み書きがで
きるレジスタセットを処理ユニット毎すなわちＬＳＩ毎
に多重に持つことを特徴とする。
それぞれＬＳＩ等で構成するデータ処理装置において、
命令あるいは命令実行中に任意にデータの読み書きがで
きるレジスタセットを処理ユニット毎すなわちＬＳＩ毎
に多重に持つことを特徴とする。
各処理ユニットは当該ＬＳＩに内蔵されたレジスタセッ
トを独立に参照して目的のデータを得る。
トを独立に参照して目的のデータを得る。
また、データの書込みの場合は、各ＬＳＩに内蔵された
レジスタセット内の同一のレジスタに対して、各ＬＳＩ
間のデータ転送に用するバスを使い、データを同時に書
込む。これにより、前記多重に持ったレジスタセットの
内容が常に一致していることを保証できる。
レジスタセット内の同一のレジスタに対して、各ＬＳＩ
間のデータ転送に用するバスを使い、データを同時に書
込む。これにより、前記多重に持ったレジスタセットの
内容が常に一致していることを保証できる。
前記レジスタセットを各ＬＳＩ内に取込むことで、レジ
スタセットからの出力信号はＬＳＩ間信号でない様にで
きる。また、該レジスタセットへデータ転送するバスは
他のデータ転送にも使用できる為、ＬＳＩ間の信号線数
を増やさなくて済む。
スタセットからの出力信号はＬＳＩ間信号でない様にで
きる。また、該レジスタセットへデータ転送するバスは
他のデータ転送にも使用できる為、ＬＳＩ間の信号線数
を増やさなくて済む。
以下、本発明の一実施例について図面を用いて説明する
。
。
第１図は本発明の一実施例を示すブロック図である。第
１図において、１と２はＬＳＩであり、こぎではＬＳＩ
Ｉは実行ユニット、ＬＳＩ２は命令ユニットとする＠３
はデータを転送するための双方向性バスである。４と５
はレジスタセット（汎用レジスタ）であり、本実施例で
は、各レジスタセットは４個のレジスタからなり、ＬＳ
ＩＩと２で２重に持っている。
１図において、１と２はＬＳＩであり、こぎではＬＳＩ
Ｉは実行ユニット、ＬＳＩ２は命令ユニットとする＠３
はデータを転送するための双方向性バスである。４と５
はレジスタセット（汎用レジスタ）であり、本実施例で
は、各レジスタセットは４個のレジスタからなり、ＬＳ
ＩＩと２で２重に持っている。
はじめ、レジスタセット４あるいは５からのデータの読
出し動作について説明する。ＬＳＩＩ（実行ユニット）
では、命令の実行時、マイクロ命令等によりレジスタア
ドレスがレジスタセット・アドレスレジスタ１９に格納
され、該レジスタアドレスで示されるレジスタセット４
中の該当レジスタのデータが信号線８に読み出される。
出し動作について説明する。ＬＳＩＩ（実行ユニット）
では、命令の実行時、マイクロ命令等によりレジスタア
ドレスがレジスタセット・アドレスレジスタ１９に格納
され、該レジスタアドレスで示されるレジスタセット４
中の該当レジスタのデータが信号線８に読み出される。
演算器１６はレジスタセット４から読み出されたデータ
とレジスタ１２に用意されているデータとの演算を実行
し、演算結果をレジスタ１３に格納する。
とレジスタ１２に用意されているデータとの演算を実行
し、演算結果をレジスタ１３に格納する。
一方、ＬＳＩ２（命令ユニット）では、命令が命令レジ
スタ１８にセットされると、該命令レジスタ１８の所定
フィールドがレジスタセット・アドレスレジスタ２０に
順次格納され、レジスタセット５中の該当レジスタのデ
ータが信号線９，１０に読み出される。演算器１７は、
レジスタセット５から読み出されたデータとレジスタ１
４に用意されているデータとによってオペランドアドレ
スを計算し、アドレスレジスタ１５に格納する。ＬＳＩ
２では、このアドレスレジスタ１５のアドレスを図示し
ないバッファメモリあるいはメインメモリへ送出する。
スタ１８にセットされると、該命令レジスタ１８の所定
フィールドがレジスタセット・アドレスレジスタ２０に
順次格納され、レジスタセット５中の該当レジスタのデ
ータが信号線９，１０に読み出される。演算器１７は、
レジスタセット５から読み出されたデータとレジスタ１
４に用意されているデータとによってオペランドアドレ
スを計算し、アドレスレジスタ１５に格納する。ＬＳＩ
２では、このアドレスレジスタ１５のアドレスを図示し
ないバッファメモリあるいはメインメモリへ送出する。
このＬＳＩＩと２の動作は各々独立に行われる。
次にレジスタセット４および５へのデータの書込み動作
について説明する。こぎではレジスタ１３の演算結果デ
ータを格納するものとする。書込み動作の場合、命令開
始においては命令レジスタ１８の所定フィールドがレジ
スタセット・アドレスレジスタ１９と２０に同時にセッ
トされ、命令実行中においては、マイクロ命令によりデ
ータバス２３を経由してレジスタアドレスが同様にレジ
スタセット・アドレスレジスタ１９と２０に同時にセッ
トされる。レジスタ１３のデータは、信号線１１からデ
ータバス３に転送され、ＬＳＩＩでは信号線６を介して
、レジスタセット・アドレスレジスタ１９のレジスタア
ドレスで示されるレジスタセット４中の該当レジスタへ
書き込まれ、ＬＳＩ２では信号線７を介して、同じくレ
ジスタセット・アドレスレジスタ２０のレジスタアドレ
スで示されるレジスタセット５中の該当レジスタへ書き
込・まれる。ニジで、レジスタセット・アドレスレジス
タ１９と２０には同一の値がセットされているため、レ
ジスタ１３のデータはレジスタセット４およびＳ中の同
一のレジスタに書き込まれること＼なり、レジスタセッ
ト４および５の内容の一致性は保証される。
について説明する。こぎではレジスタ１３の演算結果デ
ータを格納するものとする。書込み動作の場合、命令開
始においては命令レジスタ１８の所定フィールドがレジ
スタセット・アドレスレジスタ１９と２０に同時にセッ
トされ、命令実行中においては、マイクロ命令によりデ
ータバス２３を経由してレジスタアドレスが同様にレジ
スタセット・アドレスレジスタ１９と２０に同時にセッ
トされる。レジスタ１３のデータは、信号線１１からデ
ータバス３に転送され、ＬＳＩＩでは信号線６を介して
、レジスタセット・アドレスレジスタ１９のレジスタア
ドレスで示されるレジスタセット４中の該当レジスタへ
書き込まれ、ＬＳＩ２では信号線７を介して、同じくレ
ジスタセット・アドレスレジスタ２０のレジスタアドレ
スで示されるレジスタセット５中の該当レジスタへ書き
込・まれる。ニジで、レジスタセット・アドレスレジス
タ１９と２０には同一の値がセットされているため、レ
ジスタ１３のデータはレジスタセット４およびＳ中の同
一のレジスタに書き込まれること＼なり、レジスタセッ
ト４および５の内容の一致性は保証される。
次に、レジスタ１２に書込みデータがある場合の、レジ
スタセット４および５への部分書込み動作について説明
する。命令レジスタ１８の所定フィールドあるいはマイ
クロ命令によるレジスタアドレスがレジスタセット・ア
ドレスレジスタ１９と２０に同時にセットされることは
、前記書込み動作の場合と同様である。ＬＳＩＩでは、
レジスタセット・アドレスレジスタ１９で示されるレジ
スタセット４中の該当レジスタのデータが読み出され、
これがレジスタ１２のデータと演算器１６を使ってマー
ジされてレジスタ１３に格納される。
スタセット４および５への部分書込み動作について説明
する。命令レジスタ１８の所定フィールドあるいはマイ
クロ命令によるレジスタアドレスがレジスタセット・ア
ドレスレジスタ１９と２０に同時にセットされることは
、前記書込み動作の場合と同様である。ＬＳＩＩでは、
レジスタセット・アドレスレジスタ１９で示されるレジ
スタセット４中の該当レジスタのデータが読み出され、
これがレジスタ１２のデータと演算器１６を使ってマー
ジされてレジスタ１３に格納される。
このレジスタ１３のデータは、信号線１１からデータバ
ス３に転送され、ＬＳＩＩでは信号線６を介して、レジ
スタセット・アドレスレジスタ１９で示されるレジスタ
セット４中の同一レジスタへ書き込まれる。ＬＳＩ２で
は信号線７を介して、レジスタセット・アドレスレジス
タ２０で示されるレジスタセット５中の該当レジスタへ
書き込まれる。
ス３に転送され、ＬＳＩＩでは信号線６を介して、レジ
スタセット・アドレスレジスタ１９で示されるレジスタ
セット４中の同一レジスタへ書き込まれる。ＬＳＩ２で
は信号線７を介して、レジスタセット・アドレスレジス
タ２０で示されるレジスタセット５中の該当レジスタへ
書き込まれる。
本発明によれば、データ処理装置が複数のＬＳＩを含む
回路で構成されＬＳＩ間の信号線数が制限される場合、
各ＬＳＩ内にレジスタセントを持ち、ＬＳＩ間イフィン
ターフェイスて該レジスタセットへデータを転送する共
通バスを利用するため、レジスタセットの出力をＬＳＩ
間イフィンターフェイスさなくて良く、また、前記バス
は他のデータ転送にも共通に使用できることにより、Ｌ
ＳＩ間イフィンターフェイス減に効果がある。また、他
の効果として、前記レジスタセットの回路形態は、各Ｌ
ＳＩで個別できるため、あるＬＳＩではレジスタセット
としてＲＡ Ｍを用い、他のＬＳＩではフリップフロッ
プを用いる等、論理作成の自由度を増すことができる。
回路で構成されＬＳＩ間の信号線数が制限される場合、
各ＬＳＩ内にレジスタセントを持ち、ＬＳＩ間イフィン
ターフェイスて該レジスタセットへデータを転送する共
通バスを利用するため、レジスタセットの出力をＬＳＩ
間イフィンターフェイスさなくて良く、また、前記バス
は他のデータ転送にも共通に使用できることにより、Ｌ
ＳＩ間イフィンターフェイス減に効果がある。また、他
の効果として、前記レジスタセットの回路形態は、各Ｌ
ＳＩで個別できるため、あるＬＳＩではレジスタセット
としてＲＡ Ｍを用い、他のＬＳＩではフリップフロッ
プを用いる等、論理作成の自由度を増すことができる。
第１図は本発明の一実施例を示すブロック図である。
１．２・・・ＬＳＩ（処理ユニット）、３・・・データ
バス、 ４，５・・・レジスタセット、１９．２０・・
・レジスタセット・アドレスレジスタ。 第１図
バス、 ４，５・・・レジスタセット、１９．２０・・
・レジスタセット・アドレスレジスタ。 第１図
Claims (1)
- （１）各々独立に動作する複数の処理ユニットからなる
データ処理装置において、命令等により任意にデータの
読み書きができるレジスタセットを少なくとも二つ以上
の処理ユニットに個別に設け、各レジスタの内容の一致
性を保証して、複数の処理ユニットで各レジスタセット
を独立に使用することを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61186667A JP2657947B2 (ja) | 1986-08-08 | 1986-08-08 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61186667A JP2657947B2 (ja) | 1986-08-08 | 1986-08-08 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6344235A true JPS6344235A (ja) | 1988-02-25 |
| JP2657947B2 JP2657947B2 (ja) | 1997-09-30 |
Family
ID=16192555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61186667A Expired - Lifetime JP2657947B2 (ja) | 1986-08-08 | 1986-08-08 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2657947B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387137A (en) * | 1977-01-12 | 1978-08-01 | Hitachi Ltd | Data processing system |
| JPS5481045A (en) * | 1977-12-12 | 1979-06-28 | Hitachi Ltd | Data processor |
| JPS59173850A (ja) * | 1983-03-14 | 1984-10-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | パイプライン式プロセツサ |
| JPS6198441A (ja) * | 1984-10-19 | 1986-05-16 | Fujitsu Ltd | 半導体集積回路 |
| JPS61118851A (ja) * | 1984-11-15 | 1986-06-06 | Nec Corp | メモリ集積回路 |
-
1986
- 1986-08-08 JP JP61186667A patent/JP2657947B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5387137A (en) * | 1977-01-12 | 1978-08-01 | Hitachi Ltd | Data processing system |
| JPS5481045A (en) * | 1977-12-12 | 1979-06-28 | Hitachi Ltd | Data processor |
| JPS59173850A (ja) * | 1983-03-14 | 1984-10-02 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | パイプライン式プロセツサ |
| JPS6198441A (ja) * | 1984-10-19 | 1986-05-16 | Fujitsu Ltd | 半導体集積回路 |
| JPS61118851A (ja) * | 1984-11-15 | 1986-06-06 | Nec Corp | メモリ集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2657947B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59154564A (ja) | プログラマブルコントロ−ラ | |
| US4136383A (en) | Microprogrammed, multipurpose processor having controllable execution speed | |
| JPS6344235A (ja) | デ−タ処理装置 | |
| JPS6058487B2 (ja) | デ−タ処理装置 | |
| JPH0926945A (ja) | 情報処理装置 | |
| JPS5833584B2 (ja) | 情報処理装置 | |
| JPS62251829A (ja) | シンボリツク処理システムおよび方法 | |
| JPH023822A (ja) | データ処理装置 | |
| JPH0468459A (ja) | ディジタル信号処理装置 | |
| JPS6095667A (ja) | 外部アドレス空間高速アクセス方式 | |
| JPS62224855A (ja) | デ−タ処理装置 | |
| JPS63204322A (ja) | 情報処理装置 | |
| JPH0752416B2 (ja) | マイクロコンピユ−タ・システム | |
| JPH0212527A (ja) | マイクロプログラム制御装置 | |
| JPS62164155A (ja) | マルチプロセツサアドレス方式 | |
| JPH0619702A (ja) | マイクロコンピュータ演算器 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JP2001084171A (ja) | 画像処理装置 | |
| JPS62293365A (ja) | デ−タ転送方式 | |
| JPS63244255A (ja) | マルチプロセツサシステム | |
| JPS6393037A (ja) | コンピユ−タ | |
| JPH01195563A (ja) | バス制御装置 | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 |