JPS6216432B2 - - Google Patents
Info
- Publication number
- JPS6216432B2 JPS6216432B2 JP54132237A JP13223779A JPS6216432B2 JP S6216432 B2 JPS6216432 B2 JP S6216432B2 JP 54132237 A JP54132237 A JP 54132237A JP 13223779 A JP13223779 A JP 13223779A JP S6216432 B2 JPS6216432 B2 JP S6216432B2
- Authority
- JP
- Japan
- Prior art keywords
- character
- output
- signal
- gate
- dot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】
この発明はCRT表示装置、ドツトプリンタ等
の文字表示装置用の文字発生装置に関する。
の文字表示装置用の文字発生装置に関する。
一般的にこの種の文字表示装置は文字信号の供
給により、複数種の文字パターンを記憶している
文字発生器から対応する文字パターンを選択し
て、印字装置或いはCRT表示装置の走査に同期
して文字パターンを形成するドツト情報を導出し
て文字を表示する。
給により、複数種の文字パターンを記憶している
文字発生器から対応する文字パターンを選択し
て、印字装置或いはCRT表示装置の走査に同期
して文字パターンを形成するドツト情報を導出し
て文字を表示する。
これらの表示装置は１行中に表示される文字数
がCRT画面のサイズや印字装置の行長によつて
限定されるが、各文字の横幅を減少することによ
つて１行の文字数を増加することができる。
がCRT画面のサイズや印字装置の行長によつて
限定されるが、各文字の横幅を減少することによ
つて１行の文字数を増加することができる。
このように１行の文字数を増減するには従来は
文字幅の異なる文字情報を各列に記憶した複数の
文字発生器を備え、この文字発生器を選択するこ
とにより、所望の文字幅をもつた文字情報を発生
するようにしていた。このため多くの文字発生器
を備える必要があり、不経済であつた。
文字幅の異なる文字情報を各列に記憶した複数の
文字発生器を備え、この文字発生器を選択するこ
とにより、所望の文字幅をもつた文字情報を発生
するようにしていた。このため多くの文字発生器
を備える必要があり、不経済であつた。
また表示装置としてCRT表示装置と印字装置
とを備えることがある。この場合１つの文字発生
器を兼用するとCRT表示装置の１行分の文字数
と印字装置の１行分の文字数とが相違するために
両者による文字の表示位置が一致しなくなり、操
作者にとつて見難いという難点が生じる。この対
策としては従来はCRT表示装置用と印字装置用
にそれぞれ文字幅の異なる文字発生器を備えねば
ならなかつた。
とを備えることがある。この場合１つの文字発生
器を兼用するとCRT表示装置の１行分の文字数
と印字装置の１行分の文字数とが相違するために
両者による文字の表示位置が一致しなくなり、操
作者にとつて見難いという難点が生じる。この対
策としては従来はCRT表示装置用と印字装置用
にそれぞれ文字幅の異なる文字発生器を備えねば
ならなかつた。
この発明は上述の問題を解決するためになされ
たもので、文字発生器に文字幅変換回路を接続す
ることにより、共通の文字発生器から文字幅の異
なる複数種の文字情報を得ることができる文字発
生装置を提供することを目的とするものである。
たもので、文字発生器に文字幅変換回路を接続す
ることにより、共通の文字発生器から文字幅の異
なる複数種の文字情報を得ることができる文字発
生装置を提供することを目的とするものである。
以下にこの発明の一実施例を図面とともに説明
する。
する。
第１図において１は文字信号発生回路であり、
たとえば文字キーからの入力信号を受けて、その
文字に対応した複数ビツトからなる文字コード信
号を発生する。
たとえば文字キーからの入力信号を受けて、その
文字に対応した複数ビツトからなる文字コード信
号を発生する。
２は複数の文字のパターンを記憶している
ROM２′等を備えた文字発生器であり、取扱うべ
き文字に対応した個有のアドレスをもつ複数の記
憶領域を有し、かつ１つの文字の記憶領域はこの
実施例では24×24ドツトマトリクスに対応した記
憶ビツトで構成され、ドツトマトリクスで表現さ
れる文字パターンに対応した記憶ビツトにドツト
情報“１”が記憶されている。そしてこの文字発
生器２は文字信号発生器１から印加される文字コ
ード信号によつて、その文字の記憶領域のアドレ
スが指定され、以後オアゲート３を介して同期回
路７から印加される同期信号により、ドツトマト
リクスの１行（横方向）分のドツト情報が出力端
子Ｏ１ないしＯ２４（第２図）に順次続み出さ
れ、その後次の１列分のドツト情報が読み出され
るようになつている。
ROM２′等を備えた文字発生器であり、取扱うべ
き文字に対応した個有のアドレスをもつ複数の記
憶領域を有し、かつ１つの文字の記憶領域はこの
実施例では24×24ドツトマトリクスに対応した記
憶ビツトで構成され、ドツトマトリクスで表現さ
れる文字パターンに対応した記憶ビツトにドツト
情報“１”が記憶されている。そしてこの文字発
生器２は文字信号発生器１から印加される文字コ
ード信号によつて、その文字の記憶領域のアドレ
スが指定され、以後オアゲート３を介して同期回
路７から印加される同期信号により、ドツトマト
リクスの１行（横方向）分のドツト情報が出力端
子Ｏ１ないしＯ２４（第２図）に順次続み出さ
れ、その後次の１列分のドツト情報が読み出され
るようになつている。
読み出されたドツト情報はたとえばインクジエ
ツトプリンタにてなる印字装置４に印加される。
ツトプリンタにてなる印字装置４に印加される。
印字装置４はこの実施例では１列（縦方向）１
ライン24ドツトの記録位置を有するプリンタであ
り、文字発生器２の出力端子Ｏ１ないしＯ２４に
出力される24ビツトのドツト情報のうち対応する
列の１ドツト分だけを取り込み、ドツト情報
“１”があれば、その位置に記録し、次に第２
行、第３行…………第24行と出力される情報を順
次対応列だけ取り込み記録し、これをくり返すこ
とによつて24×24ドツトマトリクスの所定位置に
記録された点により１文字を形成するようになつ
ている。
ライン24ドツトの記録位置を有するプリンタであ
り、文字発生器２の出力端子Ｏ１ないしＯ２４に
出力される24ビツトのドツト情報のうち対応する
列の１ドツト分だけを取り込み、ドツト情報
“１”があれば、その位置に記録し、次に第２
行、第３行…………第24行と出力される情報を順
次対応列だけ取り込み記録し、これをくり返すこ
とによつて24×24ドツトマトリクスの所定位置に
記録された点により１文字を形成するようになつ
ている。
５は文字発生器２の出力側に接続されたビツト
変換回路で、文字発生器２の24ビツトの出力をた
とえば16ビツトに縮少することにより文字幅を縮
少し、この縮少した文字情報をCRT表示装置６
に印加する。
変換回路で、文字発生器２の24ビツトの出力をた
とえば16ビツトに縮少することにより文字幅を縮
少し、この縮少した文字情報をCRT表示装置６
に印加する。
CRT表示装置６はビツト変換回路５の16ビツ
トのパラレル出力信号をシリアル信号に変換し同
期信号８から印加される同期信号によつて画面走
査されるラスター信号に同期して順次16×24ドツ
トマトリクス形式の文字を表示する。
トのパラレル出力信号をシリアル信号に変換し同
期信号８から印加される同期信号によつて画面走
査されるラスター信号に同期して順次16×24ドツ
トマトリクス形式の文字を表示する。
ビツト変換回路５はたとえば第２図に示すよう
にオアゲート５１ないし５８を備えており、オア
ゲート５１の２つの入力端子は文字発生器２の
ROM２′のＯ２，Ｏ３出力端子に接続され、この
出力端子Ｏ２，Ｏ３の出力の論理和出力を出力端
子Ｐ２に出力する。なお出力端子Ｏ１はＰ１に直
接接続される。
にオアゲート５１ないし５８を備えており、オア
ゲート５１の２つの入力端子は文字発生器２の
ROM２′のＯ２，Ｏ３出力端子に接続され、この
出力端子Ｏ２，Ｏ３の出力の論理和出力を出力端
子Ｐ２に出力する。なお出力端子Ｏ１はＰ１に直
接接続される。
他のオアゲート５２，５３，５４の２つの入力
端子はROM２′の出力端子Ｏ５，Ｏ６，Ｏ７，Ｏ
８，Ｏ１１，Ｏ１２にそれぞれ接続され、かつ各
オアゲート５２，５３，５４の出力端子は端子Ｐ
４，Ｐ６，Ｐ８に接続されている。出力端子Ｏ
４，Ｏ７，Ｏ１０は端子Ｐ３，Ｐ５，Ｐ７に接続
される。
端子はROM２′の出力端子Ｏ５，Ｏ６，Ｏ７，Ｏ
８，Ｏ１１，Ｏ１２にそれぞれ接続され、かつ各
オアゲート５２，５３，５４の出力端子は端子Ｐ
４，Ｐ６，Ｐ８に接続されている。出力端子Ｏ
４，Ｏ７，Ｏ１０は端子Ｐ３，Ｐ５，Ｐ７に接続
される。
一方オアゲート５５，５６，５７，５８の入力
端子はROM２′の出力端子Ｏ１３，Ｏ１４，；Ｏ
１６，Ｏ１７；Ｏ１９，Ｏ２０；Ｏ２２，Ｏ２３
に接続され、かつ出力端子は端子Ｐ９，Ｐ１１，
Ｐ１３，Ｐ１５に接続される。ROM２′の出力端
子Ｏ１５，Ｏ１８，Ｏ２１，Ｏ２４は直接に端子
Ｐ１０，Ｐ１２，Ｐ１４，Ｐ１６に接続される。
端子はROM２′の出力端子Ｏ１３，Ｏ１４，；Ｏ
１６，Ｏ１７；Ｏ１９，Ｏ２０；Ｏ２２，Ｏ２３
に接続され、かつ出力端子は端子Ｐ９，Ｐ１１，
Ｐ１３，Ｐ１５に接続される。ROM２′の出力端
子Ｏ１５，Ｏ１８，Ｏ２１，Ｏ２４は直接に端子
Ｐ１０，Ｐ１２，Ｐ１４，Ｐ１６に接続される。
上記のようにビツト変換回路５はROM２′の出
力端子Ｏ１２までは各３ビツトずつの出力のうち
下位桁の出力は直接に出力され、上位２桁は、そ
の論理和が出力され、また出力端子Ｏ１３からＯ
２４は各３ビツトずつの出力のうち上位桁の出力
が直接に出力され、下位２桁はその論理和が出力
されるようになつている。
力端子Ｏ１２までは各３ビツトずつの出力のうち
下位桁の出力は直接に出力され、上位２桁は、そ
の論理和が出力され、また出力端子Ｏ１３からＯ
２４は各３ビツトずつの出力のうち上位桁の出力
が直接に出力され、下位２桁はその論理和が出力
されるようになつている。
上記の構成によつてROM２′、即ち文字発生器
２から生じたドツトマトリクスの24列分の幅を有
する文字が、幅16列分でかつドツトマトリクスの
中心に関して対称に縮少された文字に変換され
る。
２から生じたドツトマトリクスの24列分の幅を有
する文字が、幅16列分でかつドツトマトリクスの
中心に関して対称に縮少された文字に変換され
る。
なお第２図の回路において１０は端子Ａ１ない
しＡ１１を有し同期信号ｔで出力が順次遷移する
アドレス回路で、このアドレス回路１０の出力で
ROM２′のアドレスが順次指定される。
しＡ１１を有し同期信号ｔで出力が順次遷移する
アドレス回路で、このアドレス回路１０の出力で
ROM２′のアドレスが順次指定される。
また１１，１２はそれぞれバツフアで、バツフ
ア１１はビツト変換回路５の16ビツトの出力を記
憶してCRT表示装置に文字信号を供給し、また
バツフア１２はROM２′の出力を記憶して、印字
装置４に文字信号を供給する。
ア１１はビツト変換回路５の16ビツトの出力を記
憶してCRT表示装置に文字信号を供給し、また
バツフア１２はROM２′の出力を記憶して、印字
装置４に文字信号を供給する。
上記のように構成した文字発生装置において、
いまたとえば文字Ａが入力されると、文字信号発
生回路１からＡに該当する文字コード信号が文字
発生器２のアドレス回路１０に印加され、ROM
２′の所定のアドレスが指定される。そしてROM
２′の出力端子Ｏ１ないしＯ２４にはドツト情報
が第４図の第１行Ｌ１から順次読み出されるとす
る。なお第４図でΓ印は“０”、〓印は“１”を
表わす。
いまたとえば文字Ａが入力されると、文字信号発
生回路１からＡに該当する文字コード信号が文字
発生器２のアドレス回路１０に印加され、ROM
２′の所定のアドレスが指定される。そしてROM
２′の出力端子Ｏ１ないしＯ２４にはドツト情報
が第４図の第１行Ｌ１から順次読み出されるとす
る。なお第４図でΓ印は“０”、〓印は“１”を
表わす。
たとえば第２行Ｌ２が読み出されるとROM
２′の出力端子Ｏ１２，Ｏ１３が“１”となる。
２′の出力端子Ｏ１２，Ｏ１３が“１”となる。
このようにしてバツフア１２にはROM２′の各
出力端子Ｏ１ないしＯ２４の信号が印加され、印
字装置４は１文字がドツトマトリクスの24列分の
幅の文字を印刷する。
出力端子Ｏ１ないしＯ２４の信号が印加され、印
字装置４は１文字がドツトマトリクスの24列分の
幅の文字を印刷する。
一方ROM２′の出力はオアゲート５１ないし５
８によつて出力端子Ｏ２，Ｏ３；Ｏ５，Ｏ６；…
………等の各組別に論理和がとられ、16ビツトの
出力に変換され、バツフア１１に印加される。し
たがつてCRT表示装置６は１文字が16列の幅の
文字が表示される。
８によつて出力端子Ｏ２，Ｏ３；Ｏ５，Ｏ６；…
………等の各組別に論理和がとられ、16ビツトの
出力に変換され、バツフア１１に印加される。し
たがつてCRT表示装置６は１文字が16列の幅の
文字が表示される。
この動作を第４図の第３行Ｌ３についてみると
ROM２′の出力端子Ｏ１２，Ｏ１３，Ｏ１４の出
力は“１”であり印字装置４によつて第３行に対
応する位置に３つのドツトが印刷される。
ROM２′の出力端子Ｏ１２，Ｏ１３，Ｏ１４の出
力は“１”であり印字装置４によつて第３行に対
応する位置に３つのドツトが印刷される。
一方ROM２′の出力端子Ｏ１３とＯ１４の２つ
の出力はオアゲート５５で論理和がとられて１つ
の出力となり、その結果CRT表示装置６には第
５図のＬ３に示すように２つのドツトが表示され
る。
の出力はオアゲート５５で論理和がとられて１つ
の出力となり、その結果CRT表示装置６には第
５図のＬ３に示すように２つのドツトが表示され
る。
以下同様にしてCRT表示装置６には第５図の
ように文字発生器２から生じた文字よりも狭幅の
文字Ａが表示される。
ように文字発生器２から生じた文字よりも狭幅の
文字Ａが表示される。
第７図と第８図は文字Ｗをそれぞれ印字装置
４、CRT表示装置６に表示した例を示す。
４、CRT表示装置６に表示した例を示す。
第２図に示したビツト変換回路５によれば、た
とえば第４図の文字Ａの第８行Ｌ８の左側のドツ
トと右側のドツトとの間にはドツト３個分の空白
があるが、一方オアゲート５５の出力は“１”と
なるため、端子Ｐ７，Ｐ８，Ｐ９の出力は
“１”、“０”、“１”となり、CRT表示装置６に表
示される文字Ａの第８行の左側と右側のドツトの
間の空白は１ドツト分となり、解像力が低下す
る。
とえば第４図の文字Ａの第８行Ｌ８の左側のドツ
トと右側のドツトとの間にはドツト３個分の空白
があるが、一方オアゲート５５の出力は“１”と
なるため、端子Ｐ７，Ｐ８，Ｐ９の出力は
“１”、“０”、“１”となり、CRT表示装置６に表
示される文字Ａの第８行の左側と右側のドツトの
間の空白は１ドツト分となり、解像力が低下す
る。
第３図に示したビツト変換回路は上述の不具合
を除去するもので、５０１ないし５０８はインバ
ータ、５１１ないし５１８はアンドゲート、５２
１ないし５２８はオアゲートである。
を除去するもので、５０１ないし５０８はインバ
ータ、５１１ないし５１８はアンドゲート、５２
１ないし５２８はオアゲートである。
各回路は同様の構成であるので１つの回路につ
いて説明すると、インバータ５０１の入力端子は
出力端子Ｏ１に接続され、該インバータ５０１の
出力端子はアンドゲート５１１の１つの入力端子
に接続され、該アンドゲートのいま１つの入力端
子は出力端子Ｏ２に接続されている。また該アン
ドゲート５１１の出力端子はオアゲート５２１の
１つの入力端子に接続され、かつオアゲートのい
ま１つの入力端子は出力端子Ｏ３に接続されてい
る。またオアゲート５２１の出力端子は端子Ｐ２
に接続されている。
いて説明すると、インバータ５０１の入力端子は
出力端子Ｏ１に接続され、該インバータ５０１の
出力端子はアンドゲート５１１の１つの入力端子
に接続され、該アンドゲートのいま１つの入力端
子は出力端子Ｏ２に接続されている。また該アン
ドゲート５１１の出力端子はオアゲート５２１の
１つの入力端子に接続され、かつオアゲートのい
ま１つの入力端子は出力端子Ｏ３に接続されてい
る。またオアゲート５２１の出力端子は端子Ｐ２
に接続されている。
この構成によつて第４図のＬ８におけるように
ROM２′の出力端子Ｏ１０ないしＯ１４が
「10001」となると端子Ｐ７は１、端子Ｐ８はアン
ドゲート５１４の出力が“０”であるために
“０”、またインバータ５０５の出力が“０”であ
るために端子Ｐ９の出力は“０”となり、その結
果端子Ｐ７ないしＰ１０の出力は「1001」とな
り、第６図に示すように第８行Ｌ８の左右のドツ
ト間に２つの空白が得られ、解像力が向上する。
ROM２′の出力端子Ｏ１０ないしＯ１４が
「10001」となると端子Ｐ７は１、端子Ｐ８はアン
ドゲート５１４の出力が“０”であるために
“０”、またインバータ５０５の出力が“０”であ
るために端子Ｐ９の出力は“０”となり、その結
果端子Ｐ７ないしＰ１０の出力は「1001」とな
り、第６図に示すように第８行Ｌ８の左右のドツ
ト間に２つの空白が得られ、解像力が向上する。
第９図は第３図のビツト変換回路を用いて文字
Ｗを表示する場合を示す。
Ｗを表示する場合を示す。
上述のように、ビツト変換回路５をCRT表示
装置６側に挿入してCRT表示装置に表示される
文字幅を印字装置に表示される文字幅より狭くな
るようにしたので、同一幅の文字に対してCRT
表示装置の各１行に表示し得る文字数が印字装置
の１行分に表示し得る文字数より少ない場合で
も、両装置の同一行の同一位置には同一の文字を
表示することができるようになり、操作者にとつ
ては読取が容易になる。
装置６側に挿入してCRT表示装置に表示される
文字幅を印字装置に表示される文字幅より狭くな
るようにしたので、同一幅の文字に対してCRT
表示装置の各１行に表示し得る文字数が印字装置
の１行分に表示し得る文字数より少ない場合で
も、両装置の同一行の同一位置には同一の文字を
表示することができるようになり、操作者にとつ
ては読取が容易になる。
なおこの発明は上述の実施例に限らず、たとえ
ばCRT表示装置（或いは印字装置）に文字発生
器の出力とビツト変換回路の出力を切換手段を介
して選択的に印加するようにすることにより、同
一の表示装置で文字幅を変えて１行分の文字数を
変更できるようにすることができる。このような
選択はたとえばバツフア１１，１２の制御信号を
切換えることにより可能である。
ばCRT表示装置（或いは印字装置）に文字発生
器の出力とビツト変換回路の出力を切換手段を介
して選択的に印加するようにすることにより、同
一の表示装置で文字幅を変えて１行分の文字数を
変更できるようにすることができる。このような
選択はたとえばバツフア１１，１２の制御信号を
切換えることにより可能である。
以上詳述したようにこの発明によれば、１つの
文字発生器から幅の異なる文字情報が得られるの
で、従来のように複数の文字発生器を備える必要
がなくなり、経済的であり、またスペースの節約
の面からも有利であり、またドツト数の圧縮はア
ンドゲートとオアゲートとインバータとを用いた
論理圧縮方式であるので構成が簡単でかつ圧縮歪
みが少ないという利点がある。
文字発生器から幅の異なる文字情報が得られるの
で、従来のように複数の文字発生器を備える必要
がなくなり、経済的であり、またスペースの節約
の面からも有利であり、またドツト数の圧縮はア
ンドゲートとオアゲートとインバータとを用いた
論理圧縮方式であるので構成が簡単でかつ圧縮歪
みが少ないという利点がある。
第１図はこの発明の一実施例を示すブロツク回
路図、第２図は第１図の実施例に用いられるビツ
ト変換回路の一例を示す回路図、第３図はビツト
変換回路の他の例を示す回路図、第４図ないし第
９図は表示される文字の種々の態様を示す図であ
る。 １……文字信号発生回路、２……文字発生器、
４……印字装置、５……ビツト変換回路、６……
CRT表示装置、５０１ないし５０８……インバ
ータ、５１１ないし５１８……アンドゲート、５
２１ないし５２８……オアゲート。
路図、第２図は第１図の実施例に用いられるビツ
ト変換回路の一例を示す回路図、第３図はビツト
変換回路の他の例を示す回路図、第４図ないし第
９図は表示される文字の種々の態様を示す図であ
る。 １……文字信号発生回路、２……文字発生器、
４……印字装置、５……ビツト変換回路、６……
CRT表示装置、５０１ないし５０８……インバ
ータ、５１１ないし５１８……アンドゲート、５
２１ないし５２８……オアゲート。
Claims (1)
- １ ３以上の複数ドツト信号線上の信号でマトリ
クス状の文字パターンの１行分を構成するパター
ン情報を発生する文字発生器と、隣接する２つの
信号線の信号のうちの第１の信号はインバータを
介して、かつ第２の信号は直接に入力される２つ
の入力端子を有するアンドゲートと、上記アンド
ゲートの出力信号と上記２つの信号線の一方に隣
接する１つの信号線の信号とを入力とするオアゲ
ートとを備え、上記第１の信号とオアゲートの信
号とで圧縮されたドツト情報を得ることを特徴と
する文字発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13223779A JPS5655989A (en) | 1979-10-12 | 1979-10-12 | Character generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13223779A JPS5655989A (en) | 1979-10-12 | 1979-10-12 | Character generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5655989A JPS5655989A (en) | 1981-05-16 |
| JPS6216432B2 true JPS6216432B2 (ja) | 1987-04-13 |
Family
ID=15076565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13223779A Granted JPS5655989A (en) | 1979-10-12 | 1979-10-12 | Character generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5655989A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5192125A (en) * | 1975-02-10 | 1976-08-12 | Mojipataan no kakudaishukushohoshiki | |
| JPS5194728A (ja) * | 1975-02-18 | 1976-08-19 | ||
| JPS5320339A (en) * | 1976-08-10 | 1978-02-24 | Fuji Xerox Co Ltd | Heat image forming element |
-
1979
- 1979-10-12 JP JP13223779A patent/JPS5655989A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5655989A (en) | 1981-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59171257A (ja) | デ−タ伝送方式 | |
| JPS60157375A (ja) | 中間調表現方式 | |
| EP0091124B1 (en) | Video signal generating circuit | |
| JPS6216432B2 (ja) | ||
| JPS6277637A (ja) | カラ−ハ−ドコピ−装置 | |
| GB2055027A (en) | Displaying alphanumeric data | |
| EP0481621A2 (en) | Information processing apparatus and method | |
| US5712962A (en) | Gray scale add-on | |
| JPH0228474B2 (ja) | ||
| JPH10154223A (ja) | データ変換装置 | |
| JP3501533B2 (ja) | カラー画像形成装置 | |
| EP0150988A2 (en) | Enlarged picture output apparatus | |
| US6707575B1 (en) | Resolution heightening circuit for heightening resolution of electrophotographic printer | |
| JPS62150478A (ja) | 画像情報処理装置 | |
| JP2862505B2 (ja) | データ処理装置 | |
| JPS6173990A (ja) | 文字パタ−ン発生器 | |
| JPH0747332B2 (ja) | プリンタ印字補正方法 | |
| JPH049149B2 (ja) | ||
| JP3841216B2 (ja) | 記録システム | |
| JPH1034986A (ja) | 熱転写形記録装置及び記録方法 | |
| JPS606878Y2 (ja) | ハングル文字パタ−ン発生回路 | |
| JPH05336355A (ja) | ドットマトリックスカラープリンター用制御信号生成方法及び同装置 | |
| JPH0332263B2 (ja) | ||
| JPS5890691A (ja) | パタ−ン発生装置 | |
| JPS61251896A (ja) | 文字フオント変換方式 |