JPS62166545A - 半導体集積論理回路 - Google Patents
半導体集積論理回路Info
- Publication number
- JPS62166545A JPS62166545A JP61010411A JP1041186A JPS62166545A JP S62166545 A JPS62166545 A JP S62166545A JP 61010411 A JP61010411 A JP 61010411A JP 1041186 A JP1041186 A JP 1041186A JP S62166545 A JPS62166545 A JP S62166545A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- wirings
- region
- exterior
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積論理回路に関し、特に集積回路内部
に設置された試験装置に関する。
に設置された試験装置に関する。
％積回路の試験方法は、集積回路技術の進歩に伴ない極
めて重要な意味を有するものとなシつつある。特に近年
、集積回路の大規模傾向は顕著であシ完成した集積回路
の機能を十分に又、短時間に試験できるか否かは製品の
機能保証の信頼性に関わるだけでなく、裏品コストに直
接反映されるため、集積回路メーカーにとっても重要な
問題となっている。
めて重要な意味を有するものとなシつつある。特に近年
、集積回路の大規模傾向は顕著であシ完成した集積回路
の機能を十分に又、短時間に試験できるか否かは製品の
機能保証の信頼性に関わるだけでなく、裏品コストに直
接反映されるため、集積回路メーカーにとっても重要な
問題となっている。
試験装置上集積回路内部に設けたものとしては、回路分
割によるものが一般的である。これは第３図に示すよう
に、集積回路の入力側と出力側とにセレクターを設け、
入力バッファーから入力されるテストパター／が、セレ
クター３４’ｉ介してセレクトされた機能ブロック３１
，３２．３３１７）いずれかに入力され、その機能ブロ
ックの出力がセレクター３５によってセレクトされ出力
バッファから出力されるようにしたものである。
割によるものが一般的である。これは第３図に示すよう
に、集積回路の入力側と出力側とにセレクターを設け、
入力バッファーから入力されるテストパター／が、セレ
クター３４’ｉ介してセレクトされた機能ブロック３１
，３２．３３１７）いずれかに入力され、その機能ブロ
ックの出力がセレクター３５によってセレクトされ出力
バッファから出力されるようにしたものである。
上述した従来の試験装置は、回路分割数１機能７’ｏツ
ク群の入出力端子数によって、セレクターに配線が集中
することがあシ、自動配線設計において、未接続配線が
発生する可能性が大きくなるという欠点がある。
ク群の入出力端子数によって、セレクターに配線が集中
することがあシ、自動配線設計において、未接続配線が
発生する可能性が大きくなるという欠点がある。
本発明の半導体実損論理回路は、バス配線と。
バス配線に入出力端子が接続された機能ブロック群と、
上記バスを介して外部から直接各機能ブロックをアクセ
スする手段とを有することを特徴とするＯ 〔実施各〕 以下、図面を参照して本発明の詳細な説明する。
上記バスを介して外部から直接各機能ブロックをアクセ
スする手段とを有することを特徴とするＯ 〔実施各〕 以下、図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例のレイアウト図である。ロジ
ック領域３をコアにしてその周辺にバス配線領域２が設
けられ、バス配線があらかじめ布設されている。
ック領域３をコアにしてその周辺にバス配線領域２が設
けられ、バス配線があらかじめ布設されている。
ロジック領域３に存在する機能ブロック１，２゜３．４
，５．６の入出力端子はすべてバス配線につながれてい
る。
，５．６の入出力端子はすべてバス配線につながれてい
る。
興２図は第１図の機能ブロックとバス配線との接続構成
を示している。機能ブロック５〜１３は外部からアドレ
スバス２１にアドレスを入力することによって、デコー
ドされる。このとき、デコードされた機能ブロック群は
データバス２２を専有でき、外部から直接アクセスでき
ることになる。
を示している。機能ブロック５〜１３は外部からアドレ
スバス２１にアドレスを入力することによって、デコー
ドされる。このとき、デコードされた機能ブロック群は
データバス２２を専有でき、外部から直接アクセスでき
ることになる。
すなわち１機能ブロック群は各々独立して外部から直接
選択することが出来る。
選択することが出来る。
バス配線を用いた本発明によれば１機能ブロック群の入
出力端子と対応するテスト用入出力バッファーの端子と
はバス配線を介して接続される。テテスト用入出力バッ
ファ一端子は必ずバス配線と接続されているため１機能
ブロックの入出力端子はバス上のどの配線に接続しても
、対応するテスト用入出力バッファの端子に接続される
ことになる。
出力端子と対応するテスト用入出力バッファーの端子と
はバス配線を介して接続される。テテスト用入出力バッ
ファ一端子は必ずバス配線と接続されているため１機能
ブロックの入出力端子はバス上のどの配線に接続しても
、対応するテスト用入出力バッファの端子に接続される
ことになる。
すなわち、機能ブロックの入出力端子に対応する入出力
バッファ一端子の等側端子が多数、バス上に存在するこ
とになる。よって、機能ブロックの端子は最も近傍のバ
ス配線と接続すればよく、テスト用人出力バッフテーの
端子に配線が集中することはない。
バッファ一端子の等側端子が多数、バス上に存在するこ
とになる。よって、機能ブロックの端子は最も近傍のバ
ス配線と接続すればよく、テスト用人出力バッフテーの
端子に配線が集中することはない。
以上説明したように本発明はテスト用バス領域を設ける
ことによシ、集積回路のテスタビリティが同上でき、か
つ、自動配線設計において未接続配線が生じる率も低減
できる効果がある。
ことによシ、集積回路のテスタビリティが同上でき、か
つ、自動配線設計において未接続配線が生じる率も低減
できる効果がある。
第１図は本発明の一実施例のレイアウト図、第２図は＠
１図の機能ブロックとバス配線との接続構成を示すブロ
ック図、第３図は従来のテスト用回路のブロック図。 １・・・・・・入出力バッファ領域、２・・・・・・バ
ス領域。 ３・・・・・・ロジック領域、４・・・・・・入出力バ
ッファー、５〜１３．３１〜３３・・・・・・機能ブロ
ック、２１・・・・・・アドレスバス、２２データバス
、２３・・・・・・人出カハッファーへ接続されている
バス、３４．３５・・・・・・セレクタ。
１図の機能ブロックとバス配線との接続構成を示すブロ
ック図、第３図は従来のテスト用回路のブロック図。 １・・・・・・入出力バッファ領域、２・・・・・・バ
ス領域。 ３・・・・・・ロジック領域、４・・・・・・入出力バ
ッファー、５〜１３．３１〜３３・・・・・・機能ブロ
ック、２１・・・・・・アドレスバス、２２データバス
、２３・・・・・・人出カハッファーへ接続されている
バス、３４．３５・・・・・・セレクタ。
Claims (1)
- バス配線と、該バス配線に入出力端子が接続された機能
ブロック群と、前記バス配線を介して外部から直接各機
能ブロックをアクセスする手段とを有することを特徴と
する半導体集積論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010411A JPH0630380B2 (ja) | 1986-01-20 | 1986-01-20 | 半導体集積論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61010411A JPH0630380B2 (ja) | 1986-01-20 | 1986-01-20 | 半導体集積論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62166545A true JPS62166545A (ja) | 1987-07-23 |
| JPH0630380B2 JPH0630380B2 (ja) | 1994-04-20 |
Family
ID=11749401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61010411A Expired - Lifetime JPH0630380B2 (ja) | 1986-01-20 | 1986-01-20 | 半導体集積論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630380B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436151A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Test unit for micro computer system |
| JPS56152058A (en) * | 1980-04-25 | 1981-11-25 | Matsushita Electric Ind Co Ltd | Test system for chip of one-chip microcomputer |
-
1986
- 1986-01-20 JP JP61010411A patent/JPH0630380B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436151A (en) * | 1977-08-26 | 1979-03-16 | Nec Corp | Test unit for micro computer system |
| JPS56152058A (en) * | 1980-04-25 | 1981-11-25 | Matsushita Electric Ind Co Ltd | Test system for chip of one-chip microcomputer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0630380B2 (ja) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5509019A (en) | Semiconductor integrated circuit device having test control circuit in input/output area | |
| JPH0394183A (ja) | 半導体集積回路の試験方法及び回路 | |
| JPH03167487A (ja) | テスト容易化回路 | |
| US5132614A (en) | Semiconductor device and method and apparatus for testing the same | |
| JPS6123243A (ja) | 論理集積回路 | |
| JPH0630380B2 (ja) | 半導体集積論理回路 | |
| EP0502210B1 (en) | Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region | |
| JPH02112777A (ja) | 半導体集積回路 | |
| JPH04289473A (ja) | 半導体集積回路 | |
| JPH10241391A (ja) | 半導体集積回路 | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JPH1038977A (ja) | 統合化集積回路 | |
| JPH05183056A (ja) | 半導体集積回路 | |
| JPS62123756A (ja) | 半導体集積回路装置 | |
| JPS59134864A (ja) | 半導体集積回路装置構成法およびその実施半導体集積回路装置 | |
| JPH0561708A (ja) | 半導体集積装置 | |
| JPH05235281A (ja) | 半導体集積回路 | |
| JPH0618633A (ja) | 大規模集積回路装置 | |
| JPS59160778A (ja) | 試験回路 | |
| JPH0576775B2 (ja) | ||
| JPH0493780A (ja) | 半導体集積回路 | |
| JPH04324510A (ja) | デジタル・アナログ混在半導体装置 | |
| JPS60245053A (ja) | 論理回路の診断方式 | |
| JPS62293821A (ja) | 論理集積回路 | |
| JPH0650475B2 (ja) | 半導体集積回路 |