JPS6217262B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は周辺装置（以下PEと略記する）情報
収集システムに関する。特に、チヤネルから該チ
ヤネルが制御する複数の入出力制御装置（以下
IOCと略記する）を遠端折返しで直列接続したル
ープ上に、前記IOCのうちの１台を選定するため
の選択信号（以下セレクト信号）を伝搬させるよ
うにしたデータ処理システムにおける、前記各
IOC制御下にあるPEについての情報を収集する
PE情報収集システムに関する。

チヤネルはデータ処理システムの中央処理装置
から入出力命令を受信すると主記憶装置上の特定
番地から、PEを指定するための入出力制御アド
レス（IODアドレス）とデータアドレス、バイト
カウント、コマンドワードおよびフラグ等から構
成されるチヤネルコマンドワードとを読み出し、
PEに対して入出力命令の起動を開始する。

チヤネルはIODアドレスとセレクト信号とを最
寄りのIOCに送出し、このIOCは制御下にある
PEのうちに該当するIODが存在するか否かを
IODアドレスに基づいてチエツクする。チエツク
の結果により、該当するIODが存在しなければ次
段のIOCにセレクト信号を送出し、次段のIOCに
おいて前記のIOCにおけるのと同様にして制御下
にあるPEのうちに該当するIODが存在するか否
かをチエツクする。このようにして、セレクト信
号をループ上に順送りして該当するPEの存否の
チエツクを続け、該当PEの存在を検出するとそ
の対応するIOCはセレクト信号を送出せず、そこ
で止めてしまう。一方、いずれのIOCにも該当す
るPEが存在しなければセレクト信号は遠端の
IOCで折り返されてそのままチヤネルに帰着す
る。

該当するPEを有するIOCに対してはチヤネル
から送られたコマンドが有効になり、データアド
レス、バイトカウントおよびフラグ等に基づき主
記憶装置とIODアドレスにより指定されたPEと
の間でデータの転送が行なわれることになる。

一方、データ処理システムのオペレーテイング
システムの各種プログラムにおいて特定のPEを
アクセスするときに、PEの物理機番、論理機番
（アクセス機番）および装置種別等のハードウエ
ア固有情報（PE情報）を参照可能とするため
に、予め制御表あるいはそれに代るものを主記憶
装置上に設定する必要がある。この制御表は一般
には各情報処理システム特定のオペレーテイング
システムを生成するシステムジエネレーシヨン時
に作成している。

従来のこの種のデータ処理システムにおいては
PE情報をPEあるいはIOC等のハードウエアから
収集する手段が無いか、または、あつても不十分
であるため、システムジエネレーシヨン担当者が
手作業により予め作成したPE情報を制御表作成
のソフトウエア機構に入力情報として、たとえば
カード読取装置等から与えることでPE情報の収
集を行なつている。PE情報自体はIOCごとにス
イツチ等を使用して手動操作によりIOCに予め入
力しておき、チヤネル、IOCおよびPE間の接
続／切離等の目的のために使用されるようになつ
ている。

このような従来システムにおいては、データ処
理システムを構成するすべてのPEについてPE情
報を作成する必要があるため、情報量が多くな
り、手数がかかり、また誤つた情報が混入し易い
という欠点がある。

さらに、情報処理システムごとにPE構成、PE
設置台数およびPE種別等が異なつたり、データ
処理システムにおける構成PEの新設・徹去等の
変更があつたりすると、その都度に入力情報を作
成し直して再度制御表を作成する必要があるた
め、上述の欠点はこの場合にも露呈されることに
なる。

本発明の目的は簡便かつ高信頼性のPE情報収
集システムを提供することにある。

本発明のシステムはチヤネルから該チヤネル制
御下の複数IOCが遠端折返しで直列接続されルー
プ上に前記IOCを選定するための選択信号を伝搬
させるようにしたデータ処理システムにおける前
記各下のPEについての情報を収集する情報収集
システムにおいて、 前記チヤネルに設けられ前記データ処理システ
ムからの命令に応答して前記選択信号と前記PE
情報の送出指令とを前記選択信号が帰着するまで
出力し続ける制御手段と、 制御下のPEについての前記PE情報を予め格納
しており前記送出指令があるときに前記選択信号
に応答して該PE情報を前記データ処理システム
に送出する情報格納手段と、 予めリセツトされており前記情報格納手段が前
記PE情報の送出を終えるとセツトされる記憶手
段と、 該記憶手段がセツト状態のときに前記選択信号
を次段のIOCにバイパスするゲート手段 とを設けたことを特徴とする。

次に、本発明について図面を参照して詳細に説
明する。

第１図は本発明の実施例を説明するためのデー
タ処理システムの一例を示す略図である。

本データ処理システムは中央処理装置
（CPU）１００と、主記憶装置（MMU）２００
と、メモリ制御装置（MCU）３００と、２台の
チヤネルコントローラ（CHC）４００，４１０
と、複数のチヤネル（CH）と、複数のIOCと、
複数のPEとで構成されている。図面の繁雑化を
回避するため、CHはCHC４００により制御され
る４台のCH５００，５１０，５２０および５３
０を、IOCはCH５００により制御される４台の
IOC６００，６１０，６２０および６３０を、
PEはIOC６００と、IOC６１０と、IOC６２０
と、IOC６３０のそれぞれにより制御されるPE
７００，７０１，７０２，７０３と、PE７１
０，７１１，７１２と、PE７２０，７２１，７
２２，７２３，７２４，７２５とPE７３０，７
３１，７３２，７３３のみをそれぞれ示し、他は
省略した。

第２図と、第３Ａ図と、第３Ｂ図とは本発明の
一実施例を示す。第２図は第１図におけるすべて
のIOCに適用できるブロツク図を示し、第３Ａ図
と第３Ｂ図とは第１図におけるすべてのCHに適
用できるフローチヤートを示す。以下の説明は主
としてCH５００とIOC６００について行なう
が、他のすべてのCHとIOCについても同様であ
る。

第２図において、IOC６００はアドレス一致回
路１と、コマンド回路２と、アドレスレジスタ３
と、転送データ保持回路４と、状態情報保持回路
５と、ハードウエア（HW）情報保持回路６と、
フリツプフロツプ７と、５ケの論理積回路８，
９，１０，１１および１２と、論理和回路１３と
から構成されている。

状態情報保持回路５とHW情報保持回路６には
それぞれ図示を省略した手段によりIOC６００お
よびIOC６００配下のPE７００〜７０３の各状
態情報と、PE７００〜７０３のPE情報とがそれ
ぞれ予め格納されるようになつている。

アドレスアウト選択ADO、コマンドアウト信
号CMO、サービスアウト信号SAO、サービスイ
ン信号SAI、ステータスイン信号STIおよびヒツ
ト信号HITはそれぞれCH５００と直接授受さ
れ、アドレスコマンド信号線ACOとデータ入出
力線DIOはそれぞれCH５００と直結される。す
なわち、以上の各信号と信号線は各IOCにおい
て、CH５００と並列的なインタフエース関係を
有する。

一方、セレクトアウト信号SEOとセレクトイ
ン信号SEIは各IOCにおいて、CH５００および
他のIOCと直列的なインタフエース関係にある。
すなわち、IOC６００においてはセレクトアウト
信号SEOとセレクトイン信号SEIはCH５００と
直接授受されるが、IOC６１０，６２０および６
３０におけるセレクトアウト信号SEOとセレク
トイン信号SEIはそれぞれIOC６００，６１０お
よび６２０における選択出力信号SELと選択入力
信号SEBになる。CH５００からの遠端にあたる
IOC６３０において、選択出力信号SELと選択入
力信号SEBは短絡されるため、選択出力信号SEL
はそのまま返されてセレクトイン信号SEIにな
る。

アドレス信号APE、コマンド信号CPEおよび
データDPEは制御下にあるすべてのPE７００，
７０１，７０２および７０３に並列的なインタフ
エース関係を有する。

さて、CPU１００がMMU２００上の主プログ
ラムに基づいて動作しているときに、CHC４０
０に対する入出力命令のプログラムステツプに遭
遇すると、CHC４００はMMU２００上の２つの
特定番地であるデバイスアドレスワードとチヤネ
ルアドレスワードを読み出す。デバイスアドレス
ワードは該入出力命令の対象となるCH番号とPE
番号（IODアドレス）とを含んでいる。チヤネル
アドレスワードは、読み出すべきMMU２００上
のチヤネルプログラムにおけるアドレスを有して
おり、該アドレスの内容は上記入出力命令の対象
となるMMU２００上のデータアドレス、コマン
ド種別（（読出し、書込みの区別等）、動作モード
およびバイトカウトからなる。これらの内容はデ
バイスアドレスワードにより指定されたIODアド
レスとともに、デバイスアドレスワードにより
CH番号が指定されたCH（CH５００として説明
する）に送付され、これ以後はCH６００の制御
に委ねられる。

CH５００はアドレスコマンド線ACOに上述の
IODアドレスをのせ（第３Ａ図におけるセクシヨ
ンＡ）、アドレスアウト信号ADOとセレクトアウ
ト信号SEOとを“１”にして送出する（セクシ
ヨンＢ）。IOC６００〜３６０のそれぞれにおけ
るアドレスチエツク回路１において、制御下にあ
るPEのうちにIODアドレスに合致するものがあ
るか否かのチエツクが行なわれる。該当するPE
がなければ不一致信号MISを“１”にして出力
し、論理積回路８においてAND条件の成立した
セレクトアウト信号SEOを、論理和回路１３経
由で次のIOCに選択出力信号SELを“１”にして
出力する。この選択出力信号SELの入力があつた
IOCにおいては選択出力信号SELがセレクトアウ
ト信号SEOとなり、上述と同様にして、アドレ
スチエツク回路１からの不一致信号MISが“１”
ならば更に次のIOCに選択出力信号SELを“１”
にして出力する。

このように、セレクトアウト信号SEOを各IOC
に直列的に伝搬させることにより、制御下にIOD
アドレスに該当するPEを有するIOCが存在する
か否かが調べられる。該当するPEを有すること
がわかると、アドレスチエツク回路１は一致信号
HITをCH５００に返送しかつ一致信号HITによ
り、アドレスレジスタ３に入力しているIODアド
レスをアドレス信号APEとして該当するPEに送
出する。

CH５００が一致信号HITを受信すると、アド
レスアウト信号ADOをリセツトして（セクシヨ
ンＤ）、コマンド種別に対応したコマンドをアド
レスコマンド線ACOにのせ（セクシヨンＥ）、コ
マンドアウト信号CMOを、送出する（セクシヨ
ンＦ）。このコマンドはコマンドアウト信号CMO
に応答してコマンド回路２に格納され、コマンド
アウト信号CMOはアドレス一致回路１にも給供
されて、一致信号HITをリセツトする。一致信号
HITがリセツトされるとCH５００はコマンドア
ウト信号CMOをリセツトする（セクシヨンＧ）。

次に、いよいよコマンドに応答してデータ転送
あるいはPE情報の収集が実行されるのである
が、その前後におけるIOCおよび該IOC配下の
PEに関する状態情報を状態情報保持回路５から
CH５００に報告して、データ転送あるいはPE情
報収集の信頼性を保証するようにしている。第３
Ｂ図におけるセクシヨンＨからＫまでと、セクシ
ヨンＰからＳまでがこのためのステツプであり、
状態情報保持回路５は状態情報の報告準備ができ
るとステータスイン信号STIをCH５００に出力
し、データ入出力線DIOを介してCH５００に状
態情報を送出する。

CH５００が状態情報を受信後サービスアウト
信号SAOを送出（セクシヨンＭ）して、状態情
報保持回路５におけるステータスイン信号STIの
リセツトを感知すると、サービスアウト信号
SAOをリセツトする（セクシヨンＯ）。

コマンド回路２は前述のようにして格納してい
るコマンドを解読しているが、この時点でその解
読結果に応じてデータ伝送あるいはPE情報収集
が実行される。

解読結果がデータ転送を指示していればそのた
めの指令としてコマンド信号CPEがPEに送付さ
れ、前述のIODアドレスに該当するPEとMMU２
００との間で転送データ保持回路４とデータ入出
力線DIOとCH５００とを介した、データの読出
しあるいは書込みがバイトカウント数だけ行なわ
れる。

また、解読結果がPE情報収集を指示していれ
ば、コマンド回路４はHW情報保持回路６に直接
指令してデータ入出力線DIOを介してのMMU２
００ＡのPE情報の送付を行なわせる。

データ転送またはPE情報収集いずれの場合で
あつてもCH５００の動作フローはセクシヨンＬ
からＯまでのようになる。ただし、データ転送の
場にはバイトカウント数だけ、セクシヨンＬから
Ｏまでの動作を繰り返した後にセクシヨンＰに移
り、セクシヨケＴからCPU１００への割込み
（セクシヨンＵ）をかけて終了する。これに対し
て、PE情報収集の場合にはセクシヨンＬからＯ
までの動作をHW情報保持回路６にPE情報がな
くなるまで繰り返した後、セクシヨンＰに移り、
セクシヨンＴから再びセクシヨンＡに戻つてこれ
までの動作を繰返し、セクシヨンＣにおいてセレ
クトイン信号SEIの入力があるとCPU１００への
割込み（セクシヨンＵ）をかけて終了する。

PE情報収集が実行されるときには、IODアド
レスはすべてのIOCのアドレスチエツク回路１が
一致信号HITを出力するような値（たとえば
OO_H）になつている。このため、論理積回路９
と１０とがすべてのIOCのHW情報保持回路６か
らいつせいにPE情報が送出されないように働
く。

すなわち、すべてのフリツプフロツプ７は当初
はリセツト状態になつているので、セレクトアウ
ト信号SEOは論理積回路９で阻止されてセレク
ト信号SELは“０”となる。このため、まずCH
５００の最寄りのIOC６００の論理積回路１０の
みが“１”を出力してHW情報保持回路６を励起
する。HW情報保持回路６はPE情報の送出を終
了すると、フリツプフロツプ７をセツト状態にす
る。

次に、再びCH５００からIOC６００にセレク
トアウト信号SEが出力される。上述のように
してIOC６００のみのフリツプフロツプ７がセツ
ト状態になつているため、論理積回路９はセレク
ト信号SELを“１”にして、次のIOC６１０に送
出し、論理積回路１０は“０”を出してHW情報
保持回路６を励起しない。

IOC６００からのセレクト信号SELをセレクト
アウト信号SEOとして受信するIOC６１０は、当
初のIOC６００と同様な状況になるため、このと
きはIOC６１０のHW情報保持回路６からPE情報
がデータ入出力線DIO経由でMMU２００に送出
され、送出終了後にフリツプフロツプ７がセツト
状態になる。

このようにして、CH５００に最寄りのIOC６
００から次々にIOC６１０、IOC６２０の順番に
PE情報に送出が行なわれ、遠端のIOC６３０か
らのPE情報送出が終了後、さらにCH５００から
セレクトアウト信号SEOが出力されると、すべ
てのIOCのフリツプフロツプ７はセツト状態にな
つているため、このセレクトアウト信号SEOは
遠端においてそのまま選択入力信号SEBとなつて
折り返され、各IOCの論理積回路１２と１１を経
てCH５００にセレクトイン信号SEIとして戻る
ことになる。CH５００がセレクトイン信号SEI
を受信すると（セクシヨンＣ）、CPU１００に割
込み（セクシヨンＵ）をかけ、PE情報の収集動
作を終了する。

本発明によれば、以上のような構成の採用によ
り、PE情報収集を命令に基づき自動化すること
になるため、僅少な手数をかけるだけで高信頼性
のPE情報を迅速に収集できるようになる。

【図面の簡単な説明】

第１図は本発明の実施例を説明するための図、
第２図、第３Ａ図および第３Ｂ図は本発明の一実
施例を示す図である。 １００……中央処理装置（CPU）、２００……
主記憶装置（MMU）、３００……メモリ制御装
置（MCU）、４００，４１０……チヤネルコント
ローラ（CHC）、５００，５１０，５２０，５３
０……チヤネル（CH）、６００，６１０，６２
０，６３０……入出力制御装置（IOC）、７０
０，７０１，７０２，７０３，７１０，７１１，
７１２，７２０，７２１，７２２，７２３，７２
４，７２５，７３０，７３１，７３２，７３３…
…周辺装置（PE）、１……アドレスチエツク回
路、２……コマンド回路、３……アドレスレジス
タ、４……転送データ保持回路、５……状態情報
保持回路、６……HW情報保持回路、７……フリ
ツプフロツプ、８，９，１０，１１，１２……論
理積回路、１３……論理和回路、ACO……アド
レスコマンド線、ADO……アドレスアウト信
号、APE……アドレス信号、CMO……コマンド
アウト信号、CPE……コマンド信号、DIO……デ
ータ入出力線、DPE……データ、HIT……一致信
号、MIS……不一致信号、SAI……サービスイン
信号、SAO……サービスアウト信号、SEB……
選択入力信号、SEI……セレクトイン信号、SEL
……選択出力信号、SEO……セレクトアウト信
号、STI……ステータスイン信号、Ａ〜Ｕ……セ
クシヨン。

Claims (1)

1. 【特許請求の範囲】 １ チヤネルから該チヤネル制御下の複数入出力
   制御装置が遠端折返しで直列接続されたループ上
   に前記入出力制御装置を選定するための選択信号
   を伝搬させるようにしたデータ処理システムにお
   ける前記各入出力制御装置制御下の周辺装置につ
   いての情報を収集する周辺装置情報収集システム
   において、 前記チヤネルに設けられ前記データ処理システ
   ムからの命令に応答して前記選択信号と前記周辺
   装置情報の送出指令とを前記選択信号が帰着する
   まで出力し続ける制御手段と、 制御下の周辺装置についての前記周辺装置情報
   を予め格納しており前記送出指令があるときに前
   記選択信号に応答して該周辺装置情報を前記デー
   タ処理システムに送出する情報格納手段と、 予めリセツトされており前記情報格納手段が前
   記周辺装置情報の送出を終えるとセツトされる記
   憶手段と、 該記憶手段がセツト状態のときに前記選択信号
   を次段の入出力制御装置にバイパスするゲート手
   段 とを前記各入出力制御装置に設けたことを特徴と
   する周辺装置情報収集システム。