JPS6217844A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6217844A JPS6217844A JP60156718A JP15671885A JPS6217844A JP S6217844 A JPS6217844 A JP S6217844A JP 60156718 A JP60156718 A JP 60156718A JP 15671885 A JP15671885 A JP 15671885A JP S6217844 A JPS6217844 A JP S6217844A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- program
- information
- instruction
- leading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プログラム制御方式を用いた情報処理装置に
関する。
関する。
（従来の技術）
従来、この棟のプログラム制御方式を採用した情報処理
装置はプログラムを収容した記憶回路と、プログラムを
実行するプログラム処理回路とによって構成されていた
。
装置はプログラムを収容した記憶回路と、プログラムを
実行するプログラム処理回路とによって構成されていた
。
（発明が解決しようとする問題点）
従って、上述した従来の情報処理装置では電気的ノイズ
のため、プログラム処理回路によりプログラムされた各
命令を誤って記憶回路から読出しても、誤りを認識せず
に異った命令として実行してしまい、本来のプログラム
と異なり ・た処理を行ってしまうと云う欠点が
あった。
のため、プログラム処理回路によりプログラムされた各
命令を誤って記憶回路から読出しても、誤りを認識せず
に異った命令として実行してしまい、本来のプログラム
と異なり ・た処理を行ってしまうと云う欠点が
あった。
本発明の目的は、プログラムを収容した第１の記憶回路
とプログラムの各命令の先頭を示す情報を収容した第２
の記憶回路とを備え、プログラム処理回路によって第１
の記憶回路よりプログラムの各命令を続出し実行すると
ともに、プログラム処理回路から各命令の先頭情報を読
出すタイミングを示すタイミング信号によって第２の記
憶回路の出力情報より先頭情報の有無を判定することに
よって上記欠点を除去し、情報がないと判定された際に
はプログラム処理回路を初期状態にセットさせることが
できるように構成したプログラム制御方式を有する情報
処理装置を提供することにある。
とプログラムの各命令の先頭を示す情報を収容した第２
の記憶回路とを備え、プログラム処理回路によって第１
の記憶回路よりプログラムの各命令を続出し実行すると
ともに、プログラム処理回路から各命令の先頭情報を読
出すタイミングを示すタイミング信号によって第２の記
憶回路の出力情報より先頭情報の有無を判定することに
よって上記欠点を除去し、情報がないと判定された際に
はプログラム処理回路を初期状態にセットさせることが
できるように構成したプログラム制御方式を有する情報
処理装置を提供することにある。
（問題点を解決するための手段）
本発明による情報処理装置は第１および第２の記憶回路
と、プログラム処理回路と、判定回路とを具備し、判定
回路で先頭情報が存在しないと判定されたときにはプロ
グラム処理回路を初期状態にセットすることができるよ
うに構成したものである。
と、プログラム処理回路と、判定回路とを具備し、判定
回路で先頭情報が存在しないと判定されたときにはプロ
グラム処理回路を初期状態にセットすることができるよ
うに構成したものである。
第１の記憶回路はプログラムを収容するためのものであ
り、第２の記憶回路はプログラムの各命令の先頭を示す
情報を収容するためのものである。
り、第２の記憶回路はプログラムの各命令の先頭を示す
情報を収容するためのものである。
プログラム処理回路は、第１の記憶回路より上記プログ
ラムの各命令を読出して実行するためのものである。
ラムの各命令を読出して実行するためのものである。
判定回路は、プログラム処理［！、ｌ路によって上記各
命令の先頭情報を読出すタイミングを与えるタイミング
信号によって、第２の記憶回路の出力情報番こより先頭
情報の有無を判定するためのものである。
命令の先頭情報を読出すタイミングを与えるタイミング
信号によって、第２の記憶回路の出力情報番こより先頭
情報の有無を判定するためのものである。
（実施例）
次に、本発明ｌこついて図面を参照して詳細に説明する
。
。
第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。第１図において、１はプログラム処
理回路、２は第１の記憶回路、３は第２の記憶回路、４
は判定ト１路である。
ブロック図である。第１図において、１はプログラム処
理回路、２は第１の記憶回路、３は第２の記憶回路、４
は判定ト１路である。
第１図において、プログラム処理回路１はマイクロプロ
グラムが収容されている第１の記憶回路２と、プログラ
ムの各命令の先頭情報が収容されている第２の記憶回路
３とに対し、信号線５を介して続出し番地情報を与え、
第１０記＝３− 憶回路２より信号線９上へプログラムの命令情報を得る
。このとき、第２の記憶回路３から先頭情報であるか否
かを示す先頭情報有無信号を信号線７を介して判定回路
４に与え、信号線６を介してプログラム処理回路ｌから
判定回路４に対して、命令の先頭を読出している旨を示
す先頭タイミング信号を与える。判定回路４は、信号線
６上の先頭タイミング信号が１”のときに、信号線７上
の先頭情報有無信号がありを示しているか否か判定し、
なしであったときには信号線８を介してプログラム処理
回路１に初期化信号を′１”にして与える。
グラムが収容されている第１の記憶回路２と、プログラ
ムの各命令の先頭情報が収容されている第２の記憶回路
３とに対し、信号線５を介して続出し番地情報を与え、
第１０記＝３− 憶回路２より信号線９上へプログラムの命令情報を得る
。このとき、第２の記憶回路３から先頭情報であるか否
かを示す先頭情報有無信号を信号線７を介して判定回路
４に与え、信号線６を介してプログラム処理回路ｌから
判定回路４に対して、命令の先頭を読出している旨を示
す先頭タイミング信号を与える。判定回路４は、信号線
６上の先頭タイミング信号が１”のときに、信号線７上
の先頭情報有無信号がありを示しているか否か判定し、
なしであったときには信号線８を介してプログラム処理
回路１に初期化信号を′１”にして与える。
（発明の効果）
以上説明したように本発明は、プログラムの各命令を読
出し実行しようとするときに、各命令の先頭情報を読出
すタイミング信号と、読出されるプログラムの各命令が
先頭情報であるか否かを示す先頭情報有無信号との状態
により正しくプログラムの各命令を読出しているか否か
を判定することにより、誤って読出したときにはプログ
ラム処理回路を初期状態にセットすることができ、プロ
グラムの暴走を防ぐことができると云う効果がある。
出し実行しようとするときに、各命令の先頭情報を読出
すタイミング信号と、読出されるプログラムの各命令が
先頭情報であるか否かを示す先頭情報有無信号との状態
により正しくプログラムの各命令を読出しているか否か
を判定することにより、誤って読出したときにはプログ
ラム処理回路を初期状態にセットすることができ、プロ
グラムの暴走を防ぐことができると云う効果がある。
第１図は、本発明による情報処理装置の一実施例を示す
ブロック図である。 １・・・プログラム処理回路 ２．３・・・記憶回路 ４・・・判定回路５〜９・
・・信号線
ブロック図である。 １・・・プログラム処理回路 ２．３・・・記憶回路 ４・・・判定回路５〜９・
・・信号線
Claims (1)
- プログラムを収容するための第１の記憶回路と、前記プ
ログラムの各命令の先頭を示す情報を収容するための第
２の記憶回路と、前記第１の記憶回路より前記プログラ
ムの各命令を読出して実行するためのプログラム処理回
路と、前記プログラム処理回路によって前記各命令め先
頭情報を読出すタイミングを与えるタイミング信号によ
って、前記第２の記憶回路の出力情報により前記先頭情
報の有無を判定するための判定回路とを具備し、前記判
定回路で前記先頭情報が存在しないと判定されたときに
は前記プログラム処理回路を初期状態にセットすること
ができるように構成したことを特徴とする情報処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156718A JPS6217844A (ja) | 1985-07-16 | 1985-07-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156718A JPS6217844A (ja) | 1985-07-16 | 1985-07-16 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6217844A true JPS6217844A (ja) | 1987-01-26 |
Family
ID=15633819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156718A Pending JPS6217844A (ja) | 1985-07-16 | 1985-07-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6217844A (ja) |
-
1985
- 1985-07-16 JP JP60156718A patent/JPS6217844A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665064B2 (ja) | 磁気ディスク処理装置 | |
| JPS6217844A (ja) | 情報処理装置 | |
| JP2662415B2 (ja) | トレース方式 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2560411B2 (ja) | 磁気テ−プ処理装置の制御方法 | |
| JPH03296104A (ja) | プログラマブルコントローラシステム | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPS6126683B2 (ja) | ||
| JPS628236A (ja) | 動作履歴記憶装置 | |
| JPH01251375A (ja) | 磁気ディスク制御装置 | |
| JPH0512004A (ja) | 命令実行方式 | |
| JPS63293797A (ja) | Ｅｅｐｒｏｍへの書込み制御装置 | |
| JPH06103176A (ja) | 不揮発性メモリの処理方法 | |
| JPH07295806A (ja) | タイマリード制御装置 | |
| JPS62168241A (ja) | マイクロプログラム制御装置 | |
| JPH02310753A (ja) | マイクロプログラム制御装置 | |
| JPS6250929A (ja) | 構成情報設定方式 | |
| JPS63229546A (ja) | 記憶デ−タ更新検出装置 | |
| JPH0612260A (ja) | 割込み処理方法及び装置 | |
| JPS63282528A (ja) | 中央処理装置実行命令の検出方式 | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPH05233355A (ja) | 保守診断装置 | |
| JPH0535548A (ja) | アドレストレーサ | |
| JPS58178428A (ja) | デ−タ処理装置 |