JPS58178428A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS58178428A JPS58178428A JP57061055A JP6105582A JPS58178428A JP S58178428 A JPS58178428 A JP S58178428A JP 57061055 A JP57061055 A JP 57061055A JP 6105582 A JP6105582 A JP 6105582A JP S58178428 A JPS58178428 A JP S58178428A
- Authority
- JP
- Japan
- Prior art keywords
- option
- option setting
- setting item
- data
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明はオブシ曽ン設定部の設定内容により装置動作が
決定されるデータ処理装置に関する。
決定されるデータ処理装置に関する。
なおここで云うオプシ胃ンとは、当該データ処理装置に
接続される相手装置の動作モードや、接続される回線の
種類等、システム環境により選択する項目や顧客のシス
テム使用形態等により選択する項目の総称を意味する。
接続される相手装置の動作モードや、接続される回線の
種類等、システム環境により選択する項目や顧客のシス
テム使用形態等により選択する項目の総称を意味する。
オグシ１ン設定項目の具体例としては、装置アドレス、
メモリサイズ、動作モード、回線属性等の設定がある。
メモリサイズ、動作モード、回線属性等の設定がある。
従来技術
従来のデータ処理装置においては、オプション設定内容
の取り込みは、第１図に示すように、スイッチ４及びプ
ルアンプ抵抗３より成るオプション設定部１０オプショ
ン項目と同数の出力信号を、直接装置動作決定部２へ引
き込む方式であった。この方式では、オプシ■ン設定部
１と装置ｌｒ動作決定部２間にオプション項目と同数の
信号線が必要であり、両部が別のパッケージ内にある場
合、パッケージのピンネックの原因となっていた。又、
ＬＳＩ化されたデータ処理装置においては、ジャンパー
線、又はスイッチで成っているオプシ冒ン設定部１はＬ
ＳＩ化田来ない為ＬＳＩ外に置かざるを得なく、ＬＳＩ
のピンネックとなり・ＬＳＩ数が増加するという欠点が
あった。
の取り込みは、第１図に示すように、スイッチ４及びプ
ルアンプ抵抗３より成るオプション設定部１０オプショ
ン項目と同数の出力信号を、直接装置動作決定部２へ引
き込む方式であった。この方式では、オプシ■ン設定部
１と装置ｌｒ動作決定部２間にオプション項目と同数の
信号線が必要であり、両部が別のパッケージ内にある場
合、パッケージのピンネックの原因となっていた。又、
ＬＳＩ化されたデータ処理装置においては、ジャンパー
線、又はスイッチで成っているオプシ冒ン設定部１はＬ
ＳＩ化田来ない為ＬＳＩ外に置かざるを得なく、ＬＳＩ
のピンネックとなり・ＬＳＩ数が増加するという欠点が
あった。
兄明の目的
本発明の目的は、前述の欠点を除去したデータ処理装置
を提供することにあり、オプシ曹ン設定項目処理部によ
るオプションデータＭ！取り込み法によるＬ Ｓ Ｉあ
るいはパッケージのピンネックを解消する手段を提供す
ることにある。
を提供することにあり、オプシ曹ン設定項目処理部によ
るオプションデータＭ！取り込み法によるＬ Ｓ Ｉあ
るいはパッケージのピンネックを解消する手段を提供す
ることにある。
本発明の特徴とするところは、オプシ曹ン設定内容によ
り装置動作が決まるデータ処理装置において、オプショ
ンデータの設定内容を読み取る手段と１読み取った内容
に必要な処理を加え装置内の任意のレジスタにセットす
る手段とを具備することにより、装置使用前にオプショ
ンデータの内容を読み取り、読み取った内容に必要な処
理を加えた後、順次装置内のオプシ■ン設定内容記憶レ
ジスタに書き込むという方式を採用したことにある。
り装置動作が決まるデータ処理装置において、オプショ
ンデータの設定内容を読み取る手段と１読み取った内容
に必要な処理を加え装置内の任意のレジスタにセットす
る手段とを具備することにより、装置使用前にオプショ
ンデータの内容を読み取り、読み取った内容に必要な処
理を加えた後、順次装置内のオプシ■ン設定内容記憶レ
ジスタに書き込むという方式を採用したことにある。
発明の実施例
以下、本発明の一実施例を第２図により説明する。
第２図は本発明の一実施例であるデータ処理装置のオプ
ションデータ取り込み部のフロック図である。
ションデータ取り込み部のフロック図である。
２１はオプシ四ン項目を設定するスイッチ２８及びプル
アンプ抵抗２７等で成っているオフ シｍン設定部、２
２はオノシ膳ン設定部２１で設定したオプションデータ
を基に装置動作を決定する制御回路等より成るＬＳＩ、
２３はオブシシン設定項目処理部２５がものオプション
データな記憶１−るオプン日ン設足項目記憶レジスタ１
２４はオプシ厘ン設１ｆｉ５２１のオフシ田ン内答を読
み取ったり、オプション設定項目記憶レジスタ２３ヘオ
プシ９ンテータを書き込んだりするのに使用するインタ
ーフー−ス、２５は第１シ１ン設定ｆＡ２１の設定内容
を読み・設足項目毎に必要な処理を行なった後、オプシ
璽ン設定項目記憶レジスタ２６にセントする迄の一連の
処理を実行するオプン冒ン設定項目処理部、２９はオグ
シ１ン設定項目処理部２５がもの１ｈ令を解読し、指示
されたスイッチ２８の内容ンイ／メーフェース２４上に
ビットシリアルに送出する制御を行なうスキャンインタ
フェース制御部である。２６はオプシ習ン設定項目記憶
レジスタ２６からの出方信号を受け・装置動作を決定す
る装置動作決定回路である。データ処理装置内では、装
置動作決定回路２６の出刃信号を用い、指示された処理
が行なわれる。なお、以上によれば、Ｌ８１２２１１１
１にインターフェース２４用のピン及び回路が必要とな
るが、このピンはＬＳＩの診断な容易にするために一般
的に設けているピンや回路（ＬＳＩ内レジスタにスキャ
ンイン、スキャンアウトするためのピンや回路）を利用
する。
アンプ抵抗２７等で成っているオフ シｍン設定部、２
２はオノシ膳ン設定部２１で設定したオプションデータ
を基に装置動作を決定する制御回路等より成るＬＳＩ、
２３はオブシシン設定項目処理部２５がものオプション
データな記憶１−るオプン日ン設足項目記憶レジスタ１
２４はオプシ厘ン設１ｆｉ５２１のオフシ田ン内答を読
み取ったり、オプション設定項目記憶レジスタ２３ヘオ
プシ９ンテータを書き込んだりするのに使用するインタ
ーフー−ス、２５は第１シ１ン設定ｆＡ２１の設定内容
を読み・設足項目毎に必要な処理を行なった後、オプシ
璽ン設定項目記憶レジスタ２６にセントする迄の一連の
処理を実行するオプン冒ン設定項目処理部、２９はオグ
シ１ン設定項目処理部２５がもの１ｈ令を解読し、指示
されたスイッチ２８の内容ンイ／メーフェース２４上に
ビットシリアルに送出する制御を行なうスキャンインタ
フェース制御部である。２６はオプシ習ン設定項目記憶
レジスタ２６からの出方信号を受け・装置動作を決定す
る装置動作決定回路である。データ処理装置内では、装
置動作決定回路２６の出刃信号を用い、指示された処理
が行なわれる。なお、以上によれば、Ｌ８１２２１１１
１にインターフェース２４用のピン及び回路が必要とな
るが、このピンはＬＳＩの診断な容易にするために一般
的に設けているピンや回路（ＬＳＩ内レジスタにスキャ
ンイン、スキャンアウトするためのピンや回路）を利用
する。
次に本実施例の動作説明を行なう。
データ処理装置の電源オン時やイニシャルマイクロプロ
グラムロード時、オグシＷ／設定項目処理ｆＭ！、２５
は、あらかじめ決められた手１謹に従い、スキャンイン
タフェース制御部２９を介してオプションデータ２１の
設定内容を読み取る動作を開始する。この読み取り動作
が終了すると、読み取ったオクシ望ン設定項−毎に、め
らかじめ決められた処理を実行する。この決められた処
理とは、読み出したデータを反転したり、演算を行なっ
たり等の処理内容である。
グラムロード時、オグシＷ／設定項目処理ｆＭ！、２５
は、あらかじめ決められた手１謹に従い、スキャンイン
タフェース制御部２９を介してオプションデータ２１の
設定内容を読み取る動作を開始する。この読み取り動作
が終了すると、読み取ったオクシ望ン設定項−毎に、め
らかじめ決められた処理を実行する。この決められた処
理とは、読み出したデータを反転したり、演算を行なっ
たり等の処理内容である。
この処理が終わると、オプシ■ン設定項目処理部２５は
最後にオプションデータをオフシーン設定項目記憶レジ
スタ２３に書き込んでいく。
最後にオプションデータをオフシーン設定項目記憶レジ
スタ２３に書き込んでいく。
オプシＷ／設定項目配憶レジスタ２３へ全てのオプショ
ンデータを設定し終ると、装置は使用可能な状態となる
。
ンデータを設定し終ると、装置は使用可能な状態となる
。
発明の効果
以上述べた様な本発明にあっては、次の如き効果を得る
ことができる。
ことができる。
（１）オプションデータからの設定内容を示す信号線を
、直接、装置内回路に引き込む必要がない為、ＬＳＩや
パッケージのピンネックが解消され、少数のＬＳＩやパ
ンケージで装置が実現できる。
、直接、装置内回路に引き込む必要がない為、ＬＳＩや
パッケージのピンネックが解消され、少数のＬＳＩやパ
ンケージで装置が実現できる。
【図面の簡単な説明】
第１図は従来のオプシＢ７設定部と装置動作決定部間の
インターフェース概念図、第２図は本発明の一実施例を
示す図である。 第２図において、 ２１・・・オプシ層ン設定部 ２２・・・ＬＳＩ ２３・・・オフシ璽ン設定項目記憶レジスタ２４・・・
インターフェース ２５・・・オプシ肩ン設定項目処理部 ２６・・・装置動作決定回路 ２９°°゛スキヤンインタフ工−ス制御部′７ １
図
インターフェース概念図、第２図は本発明の一実施例を
示す図である。 第２図において、 ２１・・・オプシ層ン設定部 ２２・・・ＬＳＩ ２３・・・オフシ璽ン設定項目記憶レジスタ２４・・・
インターフェース ２５・・・オプシ肩ン設定項目処理部 ２６・・・装置動作決定回路 ２９°°゛スキヤンインタフ工−ス制御部′７ １
図
Claims (1)
- 装置使用前にあらかじめ設定しておく必要のあるオプシ
璽ン設定部を有するデータ処理装置において、前記オプ
シ曹ン設定部の設定内容を読み取り、当該設定内容に必
要な処理を加えるオブシ厘ン設定項目処理部と、当該オ
プシーン設定項目処理部からの出力を記憶しておくオプ
ション設定項目記憶レジスタとを具備したことを特徴と
するデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061055A JPS58178428A (ja) | 1982-04-14 | 1982-04-14 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061055A JPS58178428A (ja) | 1982-04-14 | 1982-04-14 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58178428A true JPS58178428A (ja) | 1983-10-19 |
Family
ID=13160131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061055A Pending JPS58178428A (ja) | 1982-04-14 | 1982-04-14 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112428U (ja) * | 1984-12-25 | 1986-07-16 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313818A (en) * | 1976-07-23 | 1978-02-07 | Toshiba Corp | Signal transmission system |
| JPS5368938A (en) * | 1976-12-01 | 1978-06-19 | Mitsubishi Electric Corp | Interface circuit by serial transmission |
| JPS5676822A (en) * | 1979-11-27 | 1981-06-24 | Ricoh Co Ltd | Control system for input/output device |
-
1982
- 1982-04-14 JP JP57061055A patent/JPS58178428A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5313818A (en) * | 1976-07-23 | 1978-02-07 | Toshiba Corp | Signal transmission system |
| JPS5368938A (en) * | 1976-12-01 | 1978-06-19 | Mitsubishi Electric Corp | Interface circuit by serial transmission |
| JPS5676822A (en) * | 1979-11-27 | 1981-06-24 | Ricoh Co Ltd | Control system for input/output device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112428U (ja) * | 1984-12-25 | 1986-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4145755A (en) | Information transferring apparatus | |
| JPS6020251A (ja) | ジヤンプ命令トレ−ス方式 | |
| JP2961754B2 (ja) | 情報処理装置の並列処理装置 | |
| JPH0535487A (ja) | Ｏｓロード方式 | |
| JP2917275B2 (ja) | Ｃｐｕを有する装置の試験システム | |
| JP2639927B2 (ja) | データ処理システムにおける制御装置の試験方法 | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPH1040125A (ja) | マイクロコンピュータ | |
| JPS63147269A (ja) | 図面読取装置の試験方式 | |
| JPH05290589A (ja) | 半導体集積回路 | |
| JPS6223339B2 (ja) | ||
| JPS6084632A (ja) | デイスク制御装置 | |
| JPH05342117A (ja) | チャネル装置 | |
| JPH0362218A (ja) | 電子ディスクサブシステム | |
| JPH0325539A (ja) | 記憶装置 | |
| JPS60252400A (ja) | 音声合成装置 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPS6217844A (ja) | 情報処理装置 | |
| JPH0593764A (ja) | 論理回路の検査装置 | |
| JPS5918749B2 (ja) | 擬似エラ−送出方式 | |
| JPS6019271A (ja) | デ−タ・チヤネル装置 | |
| JP2000148574A (ja) | レジスタ制御装置およびレジスタ制御方法 | |
| JPS61157944A (ja) | マイクロプログラム制御部を有するマイクロプロセツサ | |
| JPH09159734A (ja) | Ｉｃ試験装置 | |
| JPH04175944A (ja) | データ処理装置 |