JPS6217869B2 - - Google Patents
Info
- Publication number
- JPS6217869B2 JPS6217869B2 JP55059128A JP5912880A JPS6217869B2 JP S6217869 B2 JPS6217869 B2 JP S6217869B2 JP 55059128 A JP55059128 A JP 55059128A JP 5912880 A JP5912880 A JP 5912880A JP S6217869 B2 JPS6217869 B2 JP S6217869B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon oxide
- oxide film
- wiring layer
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の構造、特に、半導体集積
回路に於て外部より印加された静電気及び異常電
圧による酸化ケイ素膜の破壊を防ぐ事の出来る半
導体集積回路の構造に関するものである。
回路に於て外部より印加された静電気及び異常電
圧による酸化ケイ素膜の破壊を防ぐ事の出来る半
導体集積回路の構造に関するものである。
酸化ケイ素膜は破壊強度にその厚さが影響し、
厚い方が強いのは当然の事であるが、耐破壊上充
分な厚さが得られている場合でも、酸化ケイ素の
一部を取り除き該部分に後から形成された酸化ケ
イ素膜と先に形成された酸化ケイ素膜との界面部
は弱く破壊する場合が多い。
厚い方が強いのは当然の事であるが、耐破壊上充
分な厚さが得られている場合でも、酸化ケイ素の
一部を取り除き該部分に後から形成された酸化ケ
イ素膜と先に形成された酸化ケイ素膜との界面部
は弱く破壊する場合が多い。
この破壊を発生しない程度に酸化膜を厚くすれ
ば破壊に対しては有効であるが、素子として必要
以上に厚くする事は大変不利となる。例えば
MOSFETのゲートの場合では閾値電圧ＶTが高く
なり、MOSコンデンサでは同じ容量を得るため
にはより大きな面積が必要となる。
ば破壊に対しては有効であるが、素子として必要
以上に厚くする事は大変不利となる。例えば
MOSFETのゲートの場合では閾値電圧ＶTが高く
なり、MOSコンデンサでは同じ容量を得るため
にはより大きな面積が必要となる。
一方保護回路による対策も可能だが保護回路を
付加する分だけ素子数が増加してしまう。
付加する分だけ素子数が増加してしまう。
また素子数を少く抑えて保護回路を付加出来た
としても該界面部は相対的に弱い事に変りなく、
更に高い破壊力に対しては始めに破壊する事にな
る。
としても該界面部は相対的に弱い事に変りなく、
更に高い破壊力に対しては始めに破壊する事にな
る。
本発明の目的は保護回路を付加する事なく、又
酸化ケイ素膜を厚くする事なく酸化ケイ素膜の破
壊強度を向上した半導体装置を得ることにある。
酸化ケイ素膜を厚くする事なく酸化ケイ素膜の破
壊強度を向上した半導体装置を得ることにある。
本発明によれば、それぞれ厚さの異なる第１お
よび第２の絶縁膜が半導体基体上に連続して配置
されており、これら第１および第２の絶縁膜境界
上にポリイミドやシリコン窒化膜等の第３の絶縁
膜を介して金属配線層が形成された半導体装置を
得る。
よび第２の絶縁膜が半導体基体上に連続して配置
されており、これら第１および第２の絶縁膜境界
上にポリイミドやシリコン窒化膜等の第３の絶縁
膜を介して金属配線層が形成された半導体装置を
得る。
以下に図面を参照して本発明の内容を詳細に説
明する。
明する。
第１図は従来のMOSコンデンサの断面図であ
り、サブストレートにＰ型を用いた場合である。
り、サブストレートにＰ型を用いた場合である。
Ｐ型サブストレート１の上にＮ型エピタキシヤ
ル層２が形成されており、その領域中にN+領域
３が拡散されている。N+領域３には金属配線４
が接続されていてMOSコンデンサのシリコン側
の電極を形成している。
ル層２が形成されており、その領域中にN+領域
３が拡散されている。N+領域３には金属配線４
が接続されていてMOSコンデンサのシリコン側
の電極を形成している。
他方のメタル側の電極は酸化ケイ素膜５を隔て
てその上に形成された金属配線６にて形成されて
いる。
てその上に形成された金属配線６にて形成されて
いる。
酸化ケイ素膜５と同じ物質にてフイールド酸化
ケイ素膜７が形成されているが通常フイールド酸
化ケイ素膜７の一部分を取り除き、この部分に後
から酸化ケイ素膜５が形成されるという手順であ
り、両者は別の工程で形成される為、界面Ａを生
ずる。
ケイ素膜７が形成されているが通常フイールド酸
化ケイ素膜７の一部分を取り除き、この部分に後
から酸化ケイ素膜５が形成されるという手順であ
り、両者は別の工程で形成される為、界面Ａを生
ずる。
ここで界面Ａ上の段差部に直接金属配線６が形
成される構成では、界面Ａの部分が酸化ケイ素膜
５より破壊耐圧が弱く、破壊され易い。
成される構成では、界面Ａの部分が酸化ケイ素膜
５より破壊耐圧が弱く、破壊され易い。
第２図は本発明の一実施例によるMOSコンデ
ンサの例を示している。ここでは第１図と同じ部
分は同じ番号で付されている。特に、本実施例で
は破壊に弱い界面Ａの部分において、酸化ケイ素
膜５とフイールド酸化ケイ素膜７との境界近傍表
面に絶縁膜８を介して金属配線６を形成してい
る。
ンサの例を示している。ここでは第１図と同じ部
分は同じ番号で付されている。特に、本実施例で
は破壊に弱い界面Ａの部分において、酸化ケイ素
膜５とフイールド酸化ケイ素膜７との境界近傍表
面に絶縁膜８を介して金属配線６を形成してい
る。
このようにする事により絶縁膜８が界面Ａの絶
縁膜表面を局部的に保護し、界面Ａによる電気的
通路を遮断し絶縁性が向上する。この為、界面Ａ
部分の絶縁膜の破壊強度を向上出来る。
縁膜表面を局部的に保護し、界面Ａによる電気的
通路を遮断し絶縁性が向上する。この為、界面Ａ
部分の絶縁膜の破壊強度を向上出来る。
次に、この絶縁膜８を界面Ａの表面に部分的に
形成する方法について、絶縁膜８にシリコン窒化
膜を適用した場合を例に説明する。
形成する方法について、絶縁膜８にシリコン窒化
膜を適用した場合を例に説明する。
通常通りに最後の酸化ケイ素膜５が形成された
後に、従来構造の場合は、コンタクト形成の工程
になるが本実施例の場合、まず酸化ケイ素膜５，
７の表面全域にシリコン窒化膜を形成し、界面Ａ
近傍のみ残してリン酸によるエツチング法にてシ
リコン窒化膜を除去する。この際リン酸によるエ
ツチング法は酸化ケイ素膜に対してはエツチング
能力を持たない為、何ら影響を及ぼさない。この
後のコンタクト形成工程以降は従来のものと同じ
である。
後に、従来構造の場合は、コンタクト形成の工程
になるが本実施例の場合、まず酸化ケイ素膜５，
７の表面全域にシリコン窒化膜を形成し、界面Ａ
近傍のみ残してリン酸によるエツチング法にてシ
リコン窒化膜を除去する。この際リン酸によるエ
ツチング法は酸化ケイ素膜に対してはエツチング
能力を持たない為、何ら影響を及ぼさない。この
後のコンタクト形成工程以降は従来のものと同じ
である。
なお絶縁膜８にポリイミドを適用する場合にお
いても原理的には同等である。
いても原理的には同等である。
なお本発明の適用例としてMOSコンデンサに
ついて説明したが各素子のゲート部を始め全ての
酸化ケイ素膜の界面部に適用出来る事は当然であ
る。
ついて説明したが各素子のゲート部を始め全ての
酸化ケイ素膜の界面部に適用出来る事は当然であ
る。
第１図は従来のMOSコンデンサの断面図であ
り、第２図は本発明の一実施例をMOSコンデン
サに適用した場合の断面図である。 １…Ｐ型サブストレート、２…Ｎ型エピタキシ
ヤル層、３…N+領域、４…金属配線、５…酸化
ケイ素膜、６…金属配線、７…フイールド酸化ケ
イ素膜、８…ポリイミド又はシリコン窒化膜、Ａ
…界面。
り、第２図は本発明の一実施例をMOSコンデン
サに適用した場合の断面図である。 １…Ｐ型サブストレート、２…Ｎ型エピタキシ
ヤル層、３…N+領域、４…金属配線、５…酸化
ケイ素膜、６…金属配線、７…フイールド酸化ケ
イ素膜、８…ポリイミド又はシリコン窒化膜、Ａ
…界面。
Claims (1)
- １ 半導体基体上に絶縁ゲート型電界効果トラン
ジスタのゲート絶縁膜又はコンデンサの誘電体と
なる第１の絶縁膜が選択的に形成され、前記第１
の絶縁膜よりも厚い膜厚を有し前記半導体基体を
選択的に覆う第２の絶縁膜に前記第１の絶縁膜は
接触し、前記第１の絶縁膜上から前記第２の絶縁
膜上に配線層が導出された半導体装置において、
前記第１および第２の絶縁膜を腐食するエツチン
グとは異なるエツチング材によつて腐食される第
３の絶縁膜を前記第１の絶縁膜上の一部から前記
第２の絶縁膜上の一部までこれらの境界部を含む
ように前記配線層よりも広い幅をもつて形成し、
前記配線層を前記第３の絶縁膜上で通過させたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5912880A JPS56155536A (en) | 1980-05-02 | 1980-05-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5912880A JPS56155536A (en) | 1980-05-02 | 1980-05-02 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56155536A JPS56155536A (en) | 1981-12-01 |
| JPS6217869B2 true JPS6217869B2 (ja) | 1987-04-20 |
Family
ID=13104355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5912880A Granted JPS56155536A (en) | 1980-05-02 | 1980-05-02 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56155536A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105453U (ja) * | 1987-12-30 | 1989-07-17 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140757A (ja) * | 1987-11-27 | 1989-06-01 | Nec Corp | 半導体入力保護装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5431787B2 (ja) * | 1973-09-10 | 1979-10-09 | ||
| JPS5375777A (en) * | 1976-12-16 | 1978-07-05 | Nec Corp | Mos type semiconductor device |
-
1980
- 1980-05-02 JP JP5912880A patent/JPS56155536A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105453U (ja) * | 1987-12-30 | 1989-07-17 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56155536A (en) | 1981-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017985A (en) | Input protection arrangement for VLSI integrated circuit devices | |
| KR930010981B1 (ko) | 반도체장치 | |
| US6030873A (en) | Semiconductor device with a semiconductor layer formed on an insulating film and manufacturing method thereof | |
| US4541002A (en) | Protective device for a semiconductor integrated circuit including double polysilicon resistor | |
| KR960019497A (ko) | Soi 구조를 가지는 반도체장치 및 그의 제조방법 | |
| JPS5910073B2 (ja) | シリコン・ゲ−トｍｏｓ型半導体装置の製造方法 | |
| US4990984A (en) | Semiconductor device having protective element | |
| KR940008730B1 (ko) | 반도체장치 | |
| JPS5856263B2 (ja) | 半導体装置の製造方法 | |
| CN103715173B (zh) | 半导体集成电路装置 | |
| EP0109692A1 (en) | Semiconductor device for a MOSFET | |
| US4727405A (en) | Protective network | |
| JPS629228B2 (ja) | ||
| JP3071773B1 (ja) | 半導体装置の製造方法 | |
| KR20100090649A (ko) | 반도체 장치 | |
| KR100241539B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JP3016162B2 (ja) | 半導体装置及び製造方法 | |
| JP2996346B2 (ja) | Ｍｏｓ集積回路 | |
| KR910009478B1 (ko) | 콘택실패 방지용 마스크층을 가지는 반도체장치 및 그의 제조방법 | |
| JPH09283768A (ja) | 半導体装置 | |
| JPS59100559A (ja) | 半導体装置 | |
| KR100674980B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH11330266A (ja) | オープンドレイン入出力端を具備した半導体素子及びその製造方法 | |
| JPH0864809A (ja) | Ｍｏｓトランジスタ |