JPS62179720A - 多重拡散方法 - Google Patents

多重拡散方法

Info

Publication number
JPS62179720A
JPS62179720A JP61021830A JP2183086A JPS62179720A JP S62179720 A JPS62179720 A JP S62179720A JP 61021830 A JP61021830 A JP 61021830A JP 2183086 A JP2183086 A JP 2183086A JP S62179720 A JPS62179720 A JP S62179720A
Authority
JP
Japan
Prior art keywords
diffusion
hole
film
mask
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61021830A
Other languages
English (en)
Other versions
JPH0821553B2 (ja
Inventor
Toshikatsu Shirasawa
白沢 敏克
Yoshitaka Sugawara
良孝 菅原
Shigeyuki Kawabata
川畑 重行
Toshibumi Ohata
大畠 俊文
Hidetoshi Arakawa
秀俊 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Minebea Power Semiconductor Device Inc
Original Assignee
Hitachi Ltd
Hitachi Haramachi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Haramachi Electronics Ltd filed Critical Hitachi Ltd
Priority to JP61021830A priority Critical patent/JPH0821553B2/ja
Publication of JPS62179720A publication Critical patent/JPS62179720A/ja
Publication of JPH0821553B2 publication Critical patent/JPH0821553B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、拡散用マスクを共用して複数回の不純物拡散
を行なう(以下、セルファラインという)多重拡散方法
に関し,特にセルファライン型2重拡散ラテラルpnp
 トランジスタの拡散方法に関する。
〔発明の背景〕
耐圧350V級で、高いh,□(電流増幅率)やfT(
利得帯域幅積)が要求されるセルファライン型2重拡散
うテラルpnpトランジスタについては%第16回( 
1984 International ) r固体装
置および材料会議( Conf. on So目d S
tateDevices and Materials
 )において、 Sugawara等による「高性能高
電圧ラテラルpnp I’ランジスタ」(人High 
Performance High VoltageL
ateral pnp Transistor )とい
う文献で論じられている。
しかし、そこでは、断面構造については論じられている
ものの平面構造については配慮されていなかった◎ ここで、セルファライン型2重拡散うテラルpnpトラ
ンジスタの特徴を説明する。
第4図は従来のラテラルpnpトランジスタの断+ 面模式図を示す。これは、n 埋込層100が形成され
たn形の半導体領域101に、ボロン等の不純物拡散で
pエミッタ(p、)104およびpコレクタ(pc)1
05が形成され5次いでリン等の不純物拡散で、nベー
スコンタクト層(nnc)io6が形成された後、更に
電極12,13.14が形成されてなるpnp l’ラ
ンジスタである。
このpnp l”ランジスタで、耐圧を高くするにはp
E−90間寸法(WnB)を大きくする必要がある◎寸
法WnBを小さくすると、電流増幅率hP8や利得帯域
幅積fTは高くできるが、一方ではパンチスルーによる
耐圧低下を招(という問題がある。
従って、第4図のものは、高耐圧で高hFIcかつ高f
Tなトランジスタを得るには困難な構造であるO 第5図は、セルファライン型2重拡散ラテラルpnp 
トランジスタの断面模式図を示す。
このトランジスタは、第4図と同じくn 埋込層100
が形成されたn形の半導体領域101にp、104.p
c105.nB、106が形成されたものである。
構造上の特徴としてs  pBの周りを高濃度の計ベー
ス(nB)103で囲んだこと、およびnB103とp
。の間に、pcより若干不純物濃度の低いp−コレクタ
#(pc)102を設けたことがあげられる。
n+B103はパンチスルーを防ぐためであり、また、
 9−(102はpg −20間のベース幅を狭くし、
かつ電界を緩和するためである。これらにより狭いベー
スを形成し、高耐圧、高hPl及び高fTを確保するも
のである。
n+BIO3を形成する際に用いたのと同じ酸化膜1)
の開口部1)Aから%pH104を形成するための不純
物を導入することから、第5図のものはセルファライン
m2重拡散ラテラルpnp l’ランジスタと呼ばれて
いる。
しかしながら、セルファライン型2重拡散うテラルpn
pトランジスタではbnBの拡散端からp8の拡散端ま
での距離、すなわちnB幅のばらつきを生じ易く、パン
チスルーによる耐圧低下を招く恐れがある◎ その理由を以下に説明する。
第6図を参照して、第5図に示したセルファライン型2
重拡散pnp トランジスタのnB及びp8の形成方法
を説明する。同図の(1)はnB及びp8の断面及び斜
右上からの斜視図を示す。
半導体領域101の表面に形成された酸化膜1)の開口
部1)Aよりリンを拡散してnB103を形成し、その
後、酸化膜1)の同じ開口部1)Aよりボロンを拡散し
てp、104を形成する〇第6図の(2)は開口部1)
Aの直線部分120に垂直な線x−x’にそった断面図
であり、(3)は開口部1)Aのコーナ部分121のY
 −Y’線にそりた断面図である。
第6図の(1)おはび(2)の対比から分る様に、開口
部1)Aのパターンの直線部分120とコーナ部121
とでは、同じ濃度のリンを拡散してn BI O3を形
成する場合、拡散の広がり方が異なる。
つまり単位体積当りの不・純物量を考えた場合。
直線部分120では、不純物は単一平面状に拡散される
。しかし、コーナ部izlでは1/4球体状に不純物が
拡散されるので、nBloaの拡散数がりは直線部の方
がコーナ部よりも大きくなる。
すなわち、第6図(2)+3)においては、L>L  
でnX     IIY あるO 次に、同じ酸化膜1)の開口部1)Aよりボロンを拡散
してp、104を形成する。この際に酸化膜の開口部1
)人の寸法、形状に変化がないとすると、前述と同様に
L  )L  となる。したかっ1)X     pl て、それぞれの拡散数がりの差であるflB幅は。
コーナ部の方が直線部よりも狭くなる。
すなわち、第6図(21(3)において、WnB8〉W
IIB。
である。それ故に、パンチスルーに関しては、直線部分
よりコーナ部の方が影響を与えやすくなる。
また、ボロン拡散前に酸化膜がサイドエツチングされる
とWllB、は更に小さくなり、この部分でパンチスル
ーを起こしやすくなる。
これまでの本発明者らの試作結果では、耐圧が10〜3
50vの範囲でばらつき1歩留りも非常に悪かった。
以上のように、セルファライン型2重拡散ラテラルpn
p )ランジスタの平面構造には改善すべき問題点があ
った。
〔発明の目的〕
本発明の目的は、セルファライン型2重拡散うテラルp
npトランジスタにおいてt  pBを形成するセルフ
ァラインホトエツチング時のサイドエッチ量がばらつい
ても、必要なnベース幅を確保し。
パンチスルーによる耐圧低下を防ぐパターン構造を提供
することにある。
〔発明の概要〕
本発明の特徴は、拡散用マスクの開口を共用して多重拡
散を行なう場合に、前記マスク開口の屈曲部の曲率半径
を予定値以上に設定するか、あるいは屈曲部におけるマ
スク開口を、後続の拡散処理時には、その前の拡散の時
よりも小さく選定することにより、屈曲部におけるnベ
ース幅が他の部分より狭くなってパンチスルーを起すこ
とを防止した点にある。
〔発明の実施例〕
■ 以下、本発明の第1実施例を第1図により説明する。
本発明によるpnp トランジスタの製造法では。
まずn形の半導体領域101にボロン拡散によりp″−
c 102を形成し1次いで酸化膜1)の開口部1)4
(酸化膜1)3の下の点線部分も含むすなわち、酸化膜
1)3がない状態で)よりリン拡散によりn+B103
を形成する。
次に、セルファラインホトにより、nB103を形成し
た時の酸化膜の開口部1)4の屈曲部またはコーナ部に
酸化膜1)3を残して、実効開口面積を狭くした開口部
より、ボロン拡散によりp、 l 04を形成する。更
に酸化膜1)の開口部1)5よりpcl 05を、また
酸化膜1)の開口部1)6より”nc 106を、それ
ぞれ形成する。
明らかなように、本実施例の特徴は、nBc103のコ
ーナ部には、厳密な意味でのセルフアライメント手法を
適用せず、ボロン拡散時のマスク開口を、その前のリン
拡散時におけるマスク開口よりも狭くした点にある。
第3図は本発明の第2の実施例の一部断面斜視図である
。
本実施例によるpnp トランジスタの製造方法では、
第1の実施例と同じく、n形の半導体領域101にボロ
ン拡散によりP−c 102を形成し。
次いでリン拡散によりnB103を形成する。
次に1図に示すように% n BI O3を形成した時
の酸化膜1)の開口部1)4のコーナ部に酸化膜1)3
が残った。新たな開口部を形成し、この開口部よりボロ
ンを拡散してpつ104  を形成する。そして更に、
酸化膜1)の開口部1)5゜1)6よりpcl 05 
、 ’ac 106を形成する。
第2実施例の特徴は、ボロン拡散時のマスク開口を、そ
の前のリン拡散時の酸化膜の開口部1)4のコーナ部分
に酸化膜1)3を残した形状とすることにより、第1の
実施例より動作領域を広く(エミッタの周辺長を長<)
シた点にある。
第2図は1本発明の製造方法を適用したトランジスタの
コレクターエミッタ間耐圧BVcEo  の分布を示す
図であるO n+B1032よびpB 104の拡散に完全なセルフ
ァライン方式を適用した場合に比べ高耐圧(約350V
)で、しかもばらつきの少ないトランジスタを開発でき
ることが分る。
また%nBの全周にセルファラインを適用した場合に比
べ% p88重領域が狭くなっているが、hア、やfT
等は実用上の問題はなかった。
また、開口部1)6,1)4のコーナ部が曲率半径をも
つように、酸化膜1)4,1)3を残しても、同様の結
果が得られた。
以上に述べた実施例では、前に行なわれるリン拡散時の
マスク開口を矩形状とし、後続のボロン拡散時には、前
の拡散時のマスク開口の少なくともコーナ部、すなわち
屈曲部を櫟ってマスク開口の形状、寸法をリン拡散時よ
りも小さくするか。
あるいは曲率半径を大きくすることによって、コレクタ
・エミッタ間耐圧の向上を実現した。
しかし、第6図に関する説明から分るように。
マスク開口の形状を、コーナ部の無いものか、あるいは
コーナまたは屈曲部の曲率半径の太きいものにすれば、
マスク開口の形状1寸法を全く同じにして、完全なセル
ファライン法を適用しても。
第1.第2実施例と同等の効果を期待できる。
したがって、マスクの開口形状を1曲率半径が予定1直
以上の円または楕円としたり、あるいは、矩形の短辺を
円または楕円の一部で置換した形状としでもよいことは
当然である。この場合の許容最小曲率は、不純物の種類
、拡散温度2時間などに応じて実験的に求めることがで
きる。
さらに1以上では2重拡散の例について述べたが、それ
以上の多重拡散にも本発明が適用できることは明らかで
あろう。
〔発明の効果〕
本発明によれば、コレクタ・エミッタ間耐圧が高く、シ
かもそのばらつきの少ないラテラルトランジスタが得ら
れる。
【図面の簡単な説明】
第1図は本発明の第1の実施例の断面斜視図。 第2図は本発明によるラテラルトランジスタのコレクタ
・エミッタ間耐圧分布を従来法によるものと比較して示
す図、第3図は本発明の第2の実施例の断面斜視図、第
4図は従来のラテラル構造のpnp l’ランジスタの
断面図、第5図はセルファライン型2重拡散うテラルp
npトランジスタの断面図、第6図はセルファライン型
2重拡散pnpトランジスタのDB及びpH形成方法の
説明図である@1).1)3・・・酸化膜、100・・
・n埋込層。 101・・・n形単結晶シリコン領域、102・・・p
−(2領域、1)4・・・酸化膜の開口部、103・・
・nベース領域、104・・・pエミッタ領域、105
・・・pコレクタ領域% 106・・・nベースコンタ
クト領域 代理人弁理士  平  木  道  人第4図 第  5  図 第6図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基体表面に拡散用マスクを形成し、前記マ
    スクの開口を共用して前記半導体基体に複数回の不純物
    拡散を行なう多重拡散方法において、前記マスクの開口
    は、予定曲率半径以下の屈曲部を有しないことを特徴と
    する多重拡散方法。
  2. (2)拡散は、相異なる不純物を用いて2回行なわれる
    ことを特徴とする前記特許請求の範囲第1項記載の多重
    拡散方法。
  3. (3)半導体基体表面に拡散用マスクを形成し、前記マ
    スクの開口を共用して前記半導体基体に複数回の不純物
    拡散を行なう多重拡散方法において、後続の拡散に用い
    られるマスクの開口が、少なくともその屈曲部において
    は、前の拡散に用いられたマスクの開口よりも狭く選定
    されることを特徴とする多重拡散方法。
JP61021830A 1986-02-03 1986-02-03 多重拡散方法 Expired - Lifetime JPH0821553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61021830A JPH0821553B2 (ja) 1986-02-03 1986-02-03 多重拡散方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61021830A JPH0821553B2 (ja) 1986-02-03 1986-02-03 多重拡散方法

Publications (2)

Publication Number Publication Date
JPS62179720A true JPS62179720A (ja) 1987-08-06
JPH0821553B2 JPH0821553B2 (ja) 1996-03-04

Family

ID=12065985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61021830A Expired - Lifetime JPH0821553B2 (ja) 1986-02-03 1986-02-03 多重拡散方法

Country Status (1)

Country Link
JP (1) JPH0821553B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150068A (ja) * 1988-11-30 1990-06-08 Fuji Electric Co Ltd 二重拡散mosfet
JPH02154469A (ja) * 1988-12-06 1990-06-13 Fuji Electric Co Ltd 縦形電界効果トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02150068A (ja) * 1988-11-30 1990-06-08 Fuji Electric Co Ltd 二重拡散mosfet
JPH02154469A (ja) * 1988-12-06 1990-06-13 Fuji Electric Co Ltd 縦形電界効果トランジスタ

Also Published As

Publication number Publication date
JPH0821553B2 (ja) 1996-03-04

Similar Documents

Publication Publication Date Title
US6967139B2 (en) Method of manufacturing semiconductor device
US6448611B1 (en) High power semiconductor device and fabrication method thereof
KR19980032370A (ko) 상보형 쌍극성 트랜지스터 및 그 제조 방법
JPH07263677A (ja) 半導体装置およびその製造方法
JP3200701B2 (ja) 半導体装置の構造及び製造方法
JP2587444B2 (ja) Cmos技術を用いたバイポーラ・トランジスタとその製造方法
JPH0834312B2 (ja) 縦形電界効果トランジスタ
US5444004A (en) CMOS process compatible self-alignment lateral bipolar junction transistor
US7910449B2 (en) Semiconductor device and method of manufacturing the same
JPS6395669A (ja) 半導体集積回路装置の製造方法
US3615939A (en) Method of making a lateral transistor
EP0180315B1 (en) High breakdown voltage semiconductor device
JPH0744184B2 (ja) シリサイド接触を有するバイポーラ半導体デバイスの製造方法
JPS61174666A (ja) 半導体装置
US3840412A (en) Method of making semiconductor devices through overlapping diffusions
JPH0282580A (ja) 縦型mosfet
JPS6228587B2 (ja)
JP2501317B2 (ja) 半導体装置の製造方法
JP3125401B2 (ja) 半導体集積回路装置
JPH088430A (ja) Mosトランジスタ及びその形成方法
JP2650405B2 (ja) バイポーラトランジスタ
JPH0821553B2 (ja) 多重拡散方法
JPH0828373B2 (ja) 集積回路装置用接合分離半導体領域構造
JP4277526B2 (ja) 半導体素子
JPH01216573A (ja) バイポーラ型半導体装置の製造方法