JPS62184366A - ヒステリシス付き入力回路 - Google Patents
ヒステリシス付き入力回路Info
- Publication number
- JPS62184366A JPS62184366A JP2530186A JP2530186A JPS62184366A JP S62184366 A JPS62184366 A JP S62184366A JP 2530186 A JP2530186 A JP 2530186A JP 2530186 A JP2530186 A JP 2530186A JP S62184366 A JPS62184366 A JP S62184366A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- hysteresis
- transistor
- current
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用弁ＩＦ ）
本発明はヒステリシス付き人力回路に関し。
特に集積回路の入力部に使用されるものである。
（従来の技術）
この種のヒステリシス付き人力回路の従来例を５！３図
に示す。図中１はコンノやレータ、Ｒ１−Ｒ１ぽ抵抗、
２はトランジスタ、ｖｃｏは電源電圧である。このもの
は、基４宵圧を抵抗Ｒ１と几２で発生させるため、欠点
として、化１．几、による消費電流の増加、及び電源電
圧変動に対しての変動が太きく（Ａ点の電位はｖｃｃｘ
Ｒｔ／（Ｒ１＋ａ、） ）入力電圧に対してのヒステリ
シス電圧の保持が困難であった。また出力が反転した時
のトランジスタＱ、のｖｓｌｌｔ（飽和電圧）のばらつ
きを考慮する必要があシ、低電位で駆動させる時は唯カ
トランジスタＱ１のＶ、□を下げる必要があった。
に示す。図中１はコンノやレータ、Ｒ１−Ｒ１ぽ抵抗、
２はトランジスタ、ｖｃｏは電源電圧である。このもの
は、基４宵圧を抵抗Ｒ１と几２で発生させるため、欠点
として、化１．几、による消費電流の増加、及び電源電
圧変動に対しての変動が太きく（Ａ点の電位はｖｃｃｘ
Ｒｔ／（Ｒ１＋ａ、） ）入力電圧に対してのヒステリ
シス電圧の保持が困難であった。また出力が反転した時
のトランジスタＱ、のｖｓｌｌｔ（飽和電圧）のばらつ
きを考慮する必要があシ、低電位で駆動させる時は唯カ
トランジスタＱ１のＶ、□を下げる必要があった。
（発明が解決しようとする問題点）
本発明は、定電流によるｖ６゜（ＰＮ順方向電圧）を基
準電圧として使用することＫよシ、従来のものと比べる
と数百ｍＶ単位のヒステリシスを容易につくることがで
き、また電源変動に対して、従来のものに比ベヒステリ
シス電圧の変動が少なくて済むヒステリシス付き人力回
路を提供しようとするものである。
準電圧として使用することＫよシ、従来のものと比べる
と数百ｍＶ単位のヒステリシスを容易につくることがで
き、また電源変動に対して、従来のものに比ベヒステリ
シス電圧の変動が少なくて済むヒステリシス付き人力回
路を提供しようとするものである。
（問題点を解決するための手段）
本発明ｒｒｉ、コンパレータと、このコンパレータの比
較基準電圧を傅るＰＮＮ分会１１０方同電圧発生部と、
この電圧発生部に流れる電流値を切り換える手段とを具
備したものである。
較基準電圧を傅るＰＮＮ分会１１０方同電圧発生部と、
この電圧発生部に流れる電流値を切り換える手段とを具
備したものである。
（作用）
本発明は、コンパレータの基準電圧を、トランジスタの
ｖＢつ（ＰＮ順方向電圧）に流す定電流値をコンミ４レ
ータの出力に応じて変化させることＫより得、上記ｖＢ
つの電位を基準電圧に使用しているため、従来のものと
比べると数百ｍＶのヒステリシスを容易につくることが
できる。また成源電圧変妨に対し、電源の変動幅が２倍
をすると、本発明による定電流値も２倍となり、基準電
圧がずれるが、トランジスタのｖＢＥを使用しているた
め、電流の変化に対してｖｌｌｇは圧縮されるので、を
流が２倍変化しても■。とじては圧縮された値になり、
電源変動に対し、従来のものだ比べてヒステリシス電圧
の変動が少くなるようにしたものである。
ｖＢつ（ＰＮ順方向電圧）に流す定電流値をコンミ４レ
ータの出力に応じて変化させることＫより得、上記ｖＢ
つの電位を基準電圧に使用しているため、従来のものと
比べると数百ｍＶのヒステリシスを容易につくることが
できる。また成源電圧変妨に対し、電源の変動幅が２倍
をすると、本発明による定電流値も２倍となり、基準電
圧がずれるが、トランジスタのｖＢＥを使用しているた
め、電流の変化に対してｖｌｌｇは圧縮されるので、を
流が２倍変化しても■。とじては圧縮された値になり、
電源変動に対し、従来のものだ比べてヒステリシス電圧
の変動が少くなるようにしたものである。
（実施例）
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施列の回路図であり−Ｑ＋〜Ｑ４ 、Ｑｕ
’ｆｌコン／？レータ１ノを構成するトランジスタ、Ｑ
’ｓ 、Ｑｓはミラー回路を構成するトランジスタで
、この鳴合イ流配分はＩニアＩとなっている。Ｑ７〜Ｑ
、はダイオード接続されたトランジスタ、Ｑｌ。は制御
用トランジスタ、１２．１３は定電流源、１４は入力端
子である。
図は同実施列の回路図であり−Ｑ＋〜Ｑ４ 、Ｑｕ
’ｆｌコン／？レータ１ノを構成するトランジスタ、Ｑ
’ｓ 、Ｑｓはミラー回路を構成するトランジスタで
、この鳴合イ流配分はＩニアＩとなっている。Ｑ７〜Ｑ
、はダイオード接続されたトランジスタ、Ｑｌ。は制御
用トランジスタ、１２．１３は定電流源、１４は入力端
子である。
このものはコンパレータにおいて、基＄電圧端子にトラ
ンジスタのｖＢＥを用いて、このトランジスタに流れる
定電流をＰＮＰトランジスタＱｓ、ＱｓＫよるミラー回
路で形成し、出力のオン、オフにより、工と８■の電流
比をもたせ、この電流比によるトランジスタのｖ！ｌＩ
Ｏ差をヒステリシスとしてＩｄ！用するものである。
ンジスタのｖＢＥを用いて、このトランジスタに流れる
定電流をＰＮＰトランジスタＱｓ、ＱｓＫよるミラー回
路で形成し、出力のオン、オフにより、工と８■の電流
比をもたせ、この電流比によるトランジスタのｖ！ｌＩ
Ｏ差をヒステリシスとしてＩｄ！用するものである。
例えば端子１４の入力電位が基準電位より低い場合、ト
ランジスタＱ、はオフ、トランジスタＱ４ｆｌオンし、
トランジスタＱ１□はオフするため、トランジスタＱ□
。もオフし、上記説明でのトランジスタＱ−、Ｑｓのミ
ラー回路での定電流は。
ランジスタＱ、はオフ、トランジスタＱ４ｆｌオンし、
トランジスタＱ１□はオフするため、トランジスタＱ□
。もオフし、上記説明でのトランジスタＱ−、Ｑｓのミ
ラー回路での定電流は。
’Ｉ＋７Ｉ” （７ＩはトランジスタＱ、を〕虫して
）がトランジスタＱｙ 、Ｑ−に流れ、その時の順方
向電圧ｖ、、が基準電圧となる。
）がトランジスタＱｙ 、Ｑ−に流れ、その時の順方
向電圧ｖ、、が基準電圧となる。
また入力電位が基準電位より低い場合は、トランジスタ
Ｑ、がオン、トランジスタＱ４がオフ、トランジスタＱ
１１がオン、トランジスタＱ８゜がオンするので、トラ
ンジスタＱｙ 、Ｑｓに流れる電流は工のみとなる。
Ｑ、がオン、トランジスタＱ４がオフ、トランジスタＱ
１１がオン、トランジスタＱ８゜がオンするので、トラ
ンジスタＱｙ 、Ｑｓに流れる電流は工のみとなる。
従って第２図の如くトランジスタＱｙ 、Ｑｓに流れ
る電流が工と８Ｈの時のｖＢＥの差がヒステリシス電圧
となるものである。
る電流が工と８Ｈの時のｖＢＥの差がヒステリシス電圧
となるものである。
ここで
Ｉ＝（Ｖｃｃ Ｖｉ＋ｇｑｉ−ＶａＨｙ−ＶＢＨａ
）／Ｒｔｔ ・”（１）ただＬ ＶｎＨｓ ＋ ｖ
ｇｇｑｙ ＋ ＶＢ！！ＱＳ ｌ’ｔそれぞれトランジ
スタＱ＝ 、Ｑｙ 、Ｑｓのｖｏである。上記定電流Ｉ
は（１）式によシ決定され、電源電圧Ｖ。Ｃ１抵抗Ｒ１
ｌの値で自由に設定できる。またヒステリシス電圧は。
）／Ｒｔｔ ・”（１）ただＬ ＶｎＨｓ ＋ ｖ
ｇｇｑｙ ＋ ＶＢ！！ＱＳ ｌ’ｔそれぞれトランジ
スタＱ＝ 、Ｑｙ 、Ｑｓのｖｏである。上記定電流Ｉ
は（１）式によシ決定され、電源電圧Ｖ。Ｃ１抵抗Ｒ１
ｌの値で自由に設定できる。またヒステリシス電圧は。
ＶＢＥＱ？ ” ＶＩＩＥＱ１１″が、トランジスタＱ
＋ｔ （７） 、ｔ ｙ 。
＋ｔ （７） 、ｔ ｙ 。
オフにより流れる電流が工と８Ｉとなり、その慣流差に
よるｖＢＥの差で決定される。
よるｖＢＥの差で決定される。
ただしＫはがルツマン定数、Ｔは絶対温度、ｑは電荷量
、ＩＣＦｉＱ２．Ｑ、のコレクタ電流、Ｉ８は飽和′ｆ
！Ｌ流である。ゆえに（２）式の■。が、Ｉの時と８工
の時の電圧差がヒステリシス電圧となるものである。
、ＩＣＦｉＱ２．Ｑ、のコレクタ電流、Ｉ８は飽和′ｆ
！Ｌ流である。ゆえに（２）式の■。が、Ｉの時と８工
の時の電圧差がヒステリシス電圧となるものである。
なお本発明は上記実施例に限られず檀々の応用が可能で
ある。例えば実施例では、定電流比はＩ：８Ｉの比をと
っているが、この比は自由に設定できる。
ある。例えば実施例では、定電流比はＩ：８Ｉの比をと
っているが、この比は自由に設定できる。
以上説明した如く本発明によれば、コンパレータの基準
電圧を、トランジスタのｖＢＩを利用して侍、そのトラ
ンジスタに流れる定電流を出力に応じて差をもたせ、こ
の定電流差によるｖＢＩＯ差がヒステリシスとなるため
、（イ）定電流比を自由て選べるため、ヒステリシス幅
として１８ ｍＶ （ＭＩＮ）から設定できる。（ロ）
本発明のような定電流が電源電圧ｖｃｏに依存するよう
な場合においても、Ｖｃｃの変動により電流が例えば倍
変化しても、トランジスタのＶＢ！、として電圧圧縮さ
れるため、基準電圧そのものの変化は少くてすむもので
ある。
電圧を、トランジスタのｖＢＩを利用して侍、そのトラ
ンジスタに流れる定電流を出力に応じて差をもたせ、こ
の定電流差によるｖＢＩＯ差がヒステリシスとなるため
、（イ）定電流比を自由て選べるため、ヒステリシス幅
として１８ ｍＶ （ＭＩＮ）から設定できる。（ロ）
本発明のような定電流が電源電圧ｖｃｏに依存するよう
な場合においても、Ｖｃｃの変動により電流が例えば倍
変化しても、トランジスタのＶＢ！、として電圧圧縮さ
れるため、基準電圧そのものの変化は少くてすむもので
ある。
第１図は本発明の実施例の回路図、第２図は同実施例の
特性図、第３図は従来のヒステリシス付き人力回路図で
ある。 １１・・・コンノぐレータ、Ｑ＝ 、Ｑｍ ・・・ミ
ラー回路のトランジスタ、Ｑ７〜Ｑ、・・・ダイオード
接続のトランジスタ、Ｑ、。・・・７Ｉｉｌ制御用（切
り換え）用トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 □人力 第２図 第３図
特性図、第３図は従来のヒステリシス付き人力回路図で
ある。 １１・・・コンノぐレータ、Ｑ＝ 、Ｑｍ ・・・ミ
ラー回路のトランジスタ、Ｑ７〜Ｑ、・・・ダイオード
接続のトランジスタ、Ｑ、。・・・７Ｉｉｌ制御用（切
り換え）用トランジスタ。 出願人代理人 弁理士 鈴 江 武 彦第１図 □人力 第２図 第３図
Claims (1)
- コンパレータと、このコンパレータの比較基準電圧を得
るＰＮ接合の順方向電圧発生部と、この電圧発生部に流
れる電流値を変える切り換え手段とを具備したことを特
徴とするヒステリシス付き入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2530186A JPS62184366A (ja) | 1986-02-07 | 1986-02-07 | ヒステリシス付き入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2530186A JPS62184366A (ja) | 1986-02-07 | 1986-02-07 | ヒステリシス付き入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62184366A true JPS62184366A (ja) | 1987-08-12 |
Family
ID=12162191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2530186A Pending JPS62184366A (ja) | 1986-02-07 | 1986-02-07 | ヒステリシス付き入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62184366A (ja) |
-
1986
- 1986-02-07 JP JP2530186A patent/JPS62184366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563295B2 (en) | Low temperature coefficient reference current generator | |
| CN106055002B (zh) | 低压输出的带隙基准电路 | |
| JPS62184366A (ja) | ヒステリシス付き入力回路 | |
| JPS61156421A (ja) | 基準電圧発生回路 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPS63177214A (ja) | 基準電圧発生回路 | |
| JPH0124645Y2 (ja) | ||
| JPS6077506A (ja) | 電圧発生回路 | |
| JPS60250418A (ja) | 基準電圧回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPS5849045B2 (ja) | デンアツセイギヨガタマルチバイブレ−タ | |
| JPH0477329B2 (ja) | ||
| JPS5834493Y2 (ja) | 直流定電圧電源回路 | |
| JPS63156208A (ja) | 定電流回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2551179B2 (ja) | 基準電圧発生回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPS6134617A (ja) | 基準電圧発生回路 | |
| JPH0245812A (ja) | 電圧源回路 | |
| JPS6029818A (ja) | 基準電圧発生装置 | |
| JPH02275510A (ja) | 基準電圧発生回路 | |
| JPH01175404A (ja) | 基準電圧回路 | |
| JPH0430761B2 (ja) | ||
| JPH05275954A (ja) | リミッタ回路 | |
| JPH0716210U (ja) | 基準電圧源回路 |