JPS62189731A - ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 - Google Patents
ｎ型ガリウム砒素上へのオ−ム性電極の形成方法Info
- Publication number
- JPS62189731A JPS62189731A JP2991686A JP2991686A JPS62189731A JP S62189731 A JPS62189731 A JP S62189731A JP 2991686 A JP2991686 A JP 2991686A JP 2991686 A JP2991686 A JP 2991686A JP S62189731 A JPS62189731 A JP S62189731A
- Authority
- JP
- Japan
- Prior art keywords
- gallium arsenide
- type gallium
- forming
- layer
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ｎ型ガリワム砒素へのオーム性電極形成方法
に関する。特に、ｎ型ガリウム砒素結晶表面に安定性の
ある電極表面を有するオーｌ、性電極を形成する改良方
法に関する。
に関する。特に、ｎ型ガリウム砒素結晶表面に安定性の
ある電極表面を有するオーｌ、性電極を形成する改良方
法に関する。
（従来技術）
従来、ｎ型ガリウム砒素の結晶表面にオーム性電極を形
成する方法は、 Ａｕ−Ｇａ合金を用いていたが、 Ａ
ｕ−Ｇａ合金は、高温状態ではＡｕ−Ｇａ（金−ガリウ
ム）の変成層がオーミックフンタクト金属との間に出来
、オーミック抵抗（を極とＧａ−Ａｓ半導体との間の抵
抗）が大きくなるという欠点があった。
成する方法は、 Ａｕ−Ｇａ合金を用いていたが、 Ａ
ｕ−Ｇａ合金は、高温状態ではＡｕ−Ｇａ（金−ガリウ
ム）の変成層がオーミックフンタクト金属との間に出来
、オーミック抵抗（を極とＧａ−Ａｓ半導体との間の抵
抗）が大きくなるという欠点があった。
また、 Ａｕ−Ｇｅ金属を用いた電極の形成は、 Ｇａ
−Ａｓ半導体とのコンタクトをとるための合金化工程が
必要であり、この時に、Ｎ、極金属が不均一反応を起こ
し、ボール状に凝集を起こし、オーミックコンタクトが
均一にとれないという問題がしばしば生じる。この点か
ら１例えば、特開昭５９−２１１２２２号に開示きれる
ように、 Ａｕ−Ｇｅ合金を使用しない方法があり、そ
れは、Ｇｅ薄膜をＧａ−Ａｓ上に蒸着等の方法で形成し
、その後、Ａｓ等の■属ドナー元素をイオン注入若しく
はドナー不純物を含む絶縁層より拡散せしめ導入する方
法であるが、処理工程がＧｅ薄膜を形成する工程とＶ族
ドナ−不純物の導入工程とに分かれるため・フェノ１−
プロセスが複雑になる。
−Ａｓ半導体とのコンタクトをとるための合金化工程が
必要であり、この時に、Ｎ、極金属が不均一反応を起こ
し、ボール状に凝集を起こし、オーミックコンタクトが
均一にとれないという問題がしばしば生じる。この点か
ら１例えば、特開昭５９−２１１２２２号に開示きれる
ように、 Ａｕ−Ｇｅ合金を使用しない方法があり、そ
れは、Ｇｅ薄膜をＧａ−Ａｓ上に蒸着等の方法で形成し
、その後、Ａｓ等の■属ドナー元素をイオン注入若しく
はドナー不純物を含む絶縁層より拡散せしめ導入する方
法であるが、処理工程がＧｅ薄膜を形成する工程とＶ族
ドナ−不純物の導入工程とに分かれるため・フェノ１−
プロセスが複雑になる。
（発明が解決しようとする問題点）
本発明は１以上の如き、複雑な処理工程をとることなく
ｎ型ガリウム砒素表面にオーム性電極を形成する方法を
提供することを目的とする。更に９本発明は１以上の不
均一反応による凝集の問題を生じないｎ型ガリウム砒素
表面へのオーミックコンタクトの形成方法を提供するこ
とを目的とする。また、高温で望ましくない反応が生じ
なく 、 Ｇａ−Ａｓ半導体のＦＥＴなどにおいて、高
温動作時の長期信頼性を向上させたｎ型ガリウム砒素の
ＦＥＴ素子を製造できる方法を提供することを本発明の
目的とする。
ｎ型ガリウム砒素表面にオーム性電極を形成する方法を
提供することを目的とする。更に９本発明は１以上の不
均一反応による凝集の問題を生じないｎ型ガリウム砒素
表面へのオーミックコンタクトの形成方法を提供するこ
とを目的とする。また、高温で望ましくない反応が生じ
なく 、 Ｇａ−Ａｓ半導体のＦＥＴなどにおいて、高
温動作時の長期信頼性を向上させたｎ型ガリウム砒素の
ＦＥＴ素子を製造できる方法を提供することを本発明の
目的とする。
（問題点を解決するだめの手段）
本発明は、ｎ型ガリウム砒票結晶基体の表面の所定の領
域に、Ｖ族のドナー不純物を含有するゲルマニウム金属
を物理的堆積法により形成することを特徴とするｎ型ガ
リウム砒素へのオーム性電極の形成方法である。更に、
物理的堆積法としては、スパッタリング或いは真空蒸着
法のいずれかを利用してオーム性電極を形成できる。
域に、Ｖ族のドナー不純物を含有するゲルマニウム金属
を物理的堆積法により形成することを特徴とするｎ型ガ
リウム砒素へのオーム性電極の形成方法である。更に、
物理的堆積法としては、スパッタリング或いは真空蒸着
法のいずれかを利用してオーム性電極を形成できる。
（実施例）
本発明について、 Ｇａ−Ａｓ半導体のＦＥＴのオーム
性電極を形成する場合について説明する９図に示すよう
に、ＧａＡｓのＦＥＴは、半絶縁性のＧａＡｓ基板１の
上にｎ型活性層（ｎ型ガリウム砒素層）２を形成し、そ
のｎ型活性層の上に図Ｆ（最終製品の断面図）に示諮れ
るように、ゲート金属及びソース、ドレインとして、オ
ーミックコンタクト金属を形成するものである０通常、
ソース、ドレインのための金属には、金（Ａｕ）とゲル
マニウム（Ｇａ）の合金Ａｕ−Ｇａを用いているが１本
発明では、ゲルマニウムに対して、ドナー不純物となる
２例えば、アンチモン（５ｂ）或いは砒素（Ａｓ）のよ
うなＶ属元素を混入したゲルマニウム金属或いは合金を
、蒸着若しくはスパッタリングすることにより、即ち、
物理的堆積法により、ｎ型Ｇａ−Ａｓ層上にオーミック
フンタクト金属層を形成する。
性電極を形成する場合について説明する９図に示すよう
に、ＧａＡｓのＦＥＴは、半絶縁性のＧａＡｓ基板１の
上にｎ型活性層（ｎ型ガリウム砒素層）２を形成し、そ
のｎ型活性層の上に図Ｆ（最終製品の断面図）に示諮れ
るように、ゲート金属及びソース、ドレインとして、オ
ーミックコンタクト金属を形成するものである０通常、
ソース、ドレインのための金属には、金（Ａｕ）とゲル
マニウム（Ｇａ）の合金Ａｕ−Ｇａを用いているが１本
発明では、ゲルマニウムに対して、ドナー不純物となる
２例えば、アンチモン（５ｂ）或いは砒素（Ａｓ）のよ
うなＶ属元素を混入したゲルマニウム金属或いは合金を
、蒸着若しくはスパッタリングすることにより、即ち、
物理的堆積法により、ｎ型Ｇａ−Ａｓ層上にオーミック
フンタクト金属層を形成する。
本発明のｎ型ガリウム砒素結晶表面へのオーム性電極の
形成方法は、メサ型ＦＥτ製造プロセスを１実施例とし
、第１図（Ａ）〜（Ｆ）により、順次工程に従って示さ
れる。以下１図に従って、工程順に説明する。半絶縁性
Ｇａ−Ａｓ層上の上にｎ型ガリウム砒素活性層２をエピ
タキシャル成長させ、メサエッチングによりＦＥＴのデ
バイスエリアを形成しく第１図（Ａ））、ｎ型ガリウム
砒素２０表面全面にレジスト膜を塗布し、レジスト層３
を形成する（第１図（Ｂ））、次に、レジスト層３を露
光し、現像することにより、第１図（Ｃ）の如く、開口
部６−を形成し、この所定のパターンの開口部６を有す
るレジスト層３が得られる。この所定のパターンを持つ
レジスト層３に、アンチモン或いは砒素などのＶ属元素
と有するＧｅを、スパッタリング法或いは真空蒸着法な
どの物理的堆積法を用いて。
形成方法は、メサ型ＦＥτ製造プロセスを１実施例とし
、第１図（Ａ）〜（Ｆ）により、順次工程に従って示さ
れる。以下１図に従って、工程順に説明する。半絶縁性
Ｇａ−Ａｓ層上の上にｎ型ガリウム砒素活性層２をエピ
タキシャル成長させ、メサエッチングによりＦＥＴのデ
バイスエリアを形成しく第１図（Ａ））、ｎ型ガリウム
砒素２０表面全面にレジスト膜を塗布し、レジスト層３
を形成する（第１図（Ｂ））、次に、レジスト層３を露
光し、現像することにより、第１図（Ｃ）の如く、開口
部６−を形成し、この所定のパターンの開口部６を有す
るレジスト層３が得られる。この所定のパターンを持つ
レジスト層３に、アンチモン或いは砒素などのＶ属元素
と有するＧｅを、スパッタリング法或いは真空蒸着法な
どの物理的堆積法を用いて。
堆積すると第１図（Ｄ＞の如く、ｖ属元素を含むＧｅの
金属層４．４ａ、４ｂが各々堆積形成される。形成され
た層のうち、４ａ、４ｂにより。
金属層４．４ａ、４ｂが各々堆積形成される。形成され
た層のうち、４ａ、４ｂにより。
ｎ型ガリウム砒素Ｒ２の表面上にオーム性Ｍ、極層（オ
ーミックコンタクト）が形成きれる（ｖ１１図（Ｄ））
、ゲルマニウム金属中のＶ属元素の濃度としては、少な
くとも１０ ”ｃａｂ−”以上、良好なオーム性接触性
を得るためには、 １０ ”ａｍ−”以上であることが
望ましい。
ーミックコンタクト）が形成きれる（ｖ１１図（Ｄ））
、ゲルマニウム金属中のＶ属元素の濃度としては、少な
くとも１０ ”ｃａｂ−”以上、良好なオーム性接触性
を得るためには、 １０ ”ａｍ−”以上であることが
望ましい。
次に、レジスト層２の上に析出したＧｅ金属層４は、レ
ジスト層に対するリフトオフ技術により、レジスト層３
を溶解などにより除去すると同時に、除去され、オーム
性電極層４ａと４ｂが第１図（Ｅ）のように０選択的に
残留し、５００℃程度の熱処理により、各々が、ドレイ
ンとソースの役目をする電極層４ａ、４ｂが得られる。
ジスト層に対するリフトオフ技術により、レジスト層３
を溶解などにより除去すると同時に、除去され、オーム
性電極層４ａと４ｂが第１図（Ｅ）のように０選択的に
残留し、５００℃程度の熱処理により、各々が、ドレイ
ンとソースの役目をする電極層４ａ、４ｂが得られる。
更に。
ゲート層５を形成すると第１図（Ｆ）の断面図及び第２
図の平面図に示されるようなＦＥＴ素子が得られる。こ
こで、第１図（Ｆ＞の断面図は、第２図のｘ−ｘ’線に
沿う断面図である。
図の平面図に示されるようなＦＥＴ素子が得られる。こ
こで、第１図（Ｆ＞の断面図は、第２図のｘ−ｘ’線に
沿う断面図である。
このドレイン４ａ、ゲート５とソース４ｂには。
更に、その上に、 Ａｕ、Ｐｔ、Ａ１．Ｃｒなど従来の
接合用に用いられる金属を被着けしめ、第１図（Ｆ）の
断面図で示されるゲート電ｍｓ、ソース或いはドレイン
電極４ａ、４ｂ等に各々の接続フンタクトを形成するこ
とができる。
接合用に用いられる金属を被着けしめ、第１図（Ｆ）の
断面図で示されるゲート電ｍｓ、ソース或いはドレイン
電極４ａ、４ｂ等に各々の接続フンタクトを形成するこ
とができる。
（発明の効果）
本発明によるｎ型ガリウム砒素結晶表面ヘオーム性電極
を形成する改良方法は、オーミックコンタクト金属とし
て、ゲルマニウムに対してドナー不純物となるＶ属元素
を導入されたゲルマニウムを用い、それをスパッタリン
グ或いは蒸着によりｎ型ガリウム砒素表面にオーミック
コンタクトを形成することにより、第１に、オーム性電
極形成のためのウェハープロセスを簡易化できたこと。
を形成する改良方法は、オーミックコンタクト金属とし
て、ゲルマニウムに対してドナー不純物となるＶ属元素
を導入されたゲルマニウムを用い、それをスパッタリン
グ或いは蒸着によりｎ型ガリウム砒素表面にオーミック
コンタクトを形成することにより、第１に、オーム性電
極形成のためのウェハープロセスを簡易化できたこと。
第２に、 Ａｕ−Ｇｅ合金を用いないために、高温時に
Ａｕ−Ｇａ変成層がオーミックコンタクト金属とＧａ−
Ａｓ層との間に生しないために、高温動作時に安定して
いるオーミンクコンタクト構造が得られること、第３に
、そのため、 Ｇａ−ＡｓのＦＥＴ素Ｔで高温動作時の
長期信頼性が向上することなどの技術的効果が得られた
。更に１本発明のオーム性電極の形成法では１合金化工
程が不要のために１合金化工程で生じるような面倒な問
題を避けることができた。
Ａｕ−Ｇａ変成層がオーミックコンタクト金属とＧａ−
Ａｓ層との間に生しないために、高温動作時に安定して
いるオーミンクコンタクト構造が得られること、第３に
、そのため、 Ｇａ−ＡｓのＦＥＴ素Ｔで高温動作時の
長期信頼性が向上することなどの技術的効果が得られた
。更に１本発明のオーム性電極の形成法では１合金化工
程が不要のために１合金化工程で生じるような面倒な問
題を避けることができた。
第１図（Ａ）〜（Ｆ）は９本発明のオーム性電極の形成
方法をＧａ−ＡｓのＦＥＴに応用した場合を工程順に、
形成する層を断面図によって表わしたものである。 ｖｇ２図は９本発明方法により得られたメサ型ＦＥＴ素
子の平面図である。 ［主要部分の符号の説明］ １ 、 、 、 Ｇａ−ＡＳ基板：２、、、ｎ型ガ
リウム砒素暦； ３２０．レジスト被膜層； ４１９．蒸着或いはスバ・ツタリングしたＶ属のドナー
不純物を含むゲルマニウム金属４ａ、４ｂ、、、ドレイ
ン電極及びソース電極 ５、、、、ゲート電極 特、７′Ｆ出願人 本田技研工業株式会社代理人
弁理士 倉 持 裕 （Ａ） （Ｄ）２ １２１面の浄１！ｉ−（６容に変ｙなし）第１図 （Ｅ） 第２図 手続補正書（方式） 昭和６１年５月１３日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和６１年特許願第２９９１６号２
、発明の名称 ｎ型ガリウム砒素上へのオーム性電極の形成方法３、補
正をする者 事件との関係 特許出願人 住所東京都、￥ＰｉＮＷ？７２丁目１番１号名称（ｓｚ
３）”ｆｆｉＬＭ＆’ｒ！株式会社代表者 ｋ 条 ｙ
魚 ４、代理人 〒１０２東京都千代田区一番町１１の１５、補正命令の
日付（発送日）
方法をＧａ−ＡｓのＦＥＴに応用した場合を工程順に、
形成する層を断面図によって表わしたものである。 ｖｇ２図は９本発明方法により得られたメサ型ＦＥＴ素
子の平面図である。 ［主要部分の符号の説明］ １ 、 、 、 Ｇａ−ＡＳ基板：２、、、ｎ型ガ
リウム砒素暦； ３２０．レジスト被膜層； ４１９．蒸着或いはスバ・ツタリングしたＶ属のドナー
不純物を含むゲルマニウム金属４ａ、４ｂ、、、ドレイ
ン電極及びソース電極 ５、、、、ゲート電極 特、７′Ｆ出願人 本田技研工業株式会社代理人
弁理士 倉 持 裕 （Ａ） （Ｄ）２ １２１面の浄１！ｉ−（６容に変ｙなし）第１図 （Ｅ） 第２図 手続補正書（方式） 昭和６１年５月１３日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 昭和６１年特許願第２９９１６号２
、発明の名称 ｎ型ガリウム砒素上へのオーム性電極の形成方法３、補
正をする者 事件との関係 特許出願人 住所東京都、￥ＰｉＮＷ？７２丁目１番１号名称（ｓｚ
３）”ｆｆｉＬＭ＆’ｒ！株式会社代表者 ｋ 条 ｙ
魚 ４、代理人 〒１０２東京都千代田区一番町１１の１５、補正命令の
日付（発送日）
Claims (1)
- 【特許請求の範囲】 １、ｎ型ガリウム砒素結晶基体の表面の所定の領域に、
Ｖ族のドナー不純物を含有するゲルマニウム金属薄膜を
物理的堆積法により形成することを特徴とするｎ型ガリ
ウム砒素表面へのオーム性電極の形成方法。 ２、前記物理的堆積法は、スパッターリング或いは真空
蒸着法のいずれかであることを特徴とする特許請求の範
囲第１項のオーム性電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2991686A JPS62189731A (ja) | 1986-02-15 | 1986-02-15 | ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2991686A JPS62189731A (ja) | 1986-02-15 | 1986-02-15 | ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62189731A true JPS62189731A (ja) | 1987-08-19 |
Family
ID=12289316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2991686A Pending JPS62189731A (ja) | 1986-02-15 | 1986-02-15 | ｎ型ガリウム砒素上へのオ−ム性電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62189731A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027167A (ja) * | 1983-06-30 | 1985-02-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体装置 |
| JPS60176231A (ja) * | 1984-02-22 | 1985-09-10 | Nec Corp | 化合物半導体素子の電極の形成方法 |
| JPS62143461A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | ｎ型ＧａＡｓオ−ム性電極 |
-
1986
- 1986-02-15 JP JP2991686A patent/JPS62189731A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6027167A (ja) * | 1983-06-30 | 1985-02-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 半導体装置 |
| JPS60176231A (ja) * | 1984-02-22 | 1985-09-10 | Nec Corp | 化合物半導体素子の電極の形成方法 |
| JPS62143461A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | ｎ型ＧａＡｓオ−ム性電極 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351195B1 (ko) | 화합물반도체의오믹콘택트제조방법 | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| JPS6318348B2 (ja) | ||
| JPS6016463A (ja) | オ−ム性電極 | |
| JPS61260679A (ja) | 電界効果トランジスタ | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JPS6113659A (ja) | 半導体装置の製造方法 | |
| JPS63304665A (ja) | 半導体装置 | |
| JPS60107867A (ja) | 半導体装置とその製法 | |
| JPH0475385A (ja) | 半導体装置およびその製造方法 | |
| JPS60245220A (ja) | 砒化ガリウムへのオ−ム性電極の形成方法 | |
| JPS63152128A (ja) | コンタクトホ−ルの形成方法 | |
| JPS6298667A (ja) | 砒化ガリウム半導体装置およびその製造方法 | |
| JPS5882575A (ja) | 半導体基板の製法 | |
| JPS6161549B2 (ja) | ||
| JPH05198601A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6173381A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5946109B2 (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPS59161022A (ja) | 半導体素子の製造方法 | |
| JPH04186617A (ja) | オーミックコンタクト電極 | |
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JPH01296667A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63185056A (ja) | 半導体装置 |