JPS62193143A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はエピタキシャル層を上下分離した半導体集積回
路装置の製造方法の改良に関する。

（ロ）従来の技術 例えば特開昭６０−１３６２５０号公報に記載の装置に
用いられている上下分離方法は、エピタキシャル層表面
での横拡散を抑えることができるので通常の分離方法よ
り微細化できるという特徴を有する。

この様な装置の製造方法を第３図〈イ）乃至第３図（ニ
）を用いて説明する。

先ず第３図（りに示す如く、半導体基板（１）としてＰ
型のシリコン基板を用い、基板（１）上に選択的にアン
チモン（Ｓｂ）をデポジットしてＮ１型の埋込層（２）
を形成し、統いて埋込層（２）を囲む基板（１）表面に
は選択的にボロン（Ｂ）をデポジットして上下分離領域
（６）の上拡散層り３）を形成しておく。

次に第３図（口〉に示す如く、基板（１）全面に周知の
気相成長法によりＮ−型のエピタキシャル層（４）を所
定厚さに形成する。この時埋込層（２）および上拡散層
（３）は上下方向に若干拡散される。

さらに第３図（ハ）に示す如く、エピタキシャル層＜４
）表面から上下分離領域（６）の上拡散層（５）を選択
拡散し、同時に基板（１）表面からはい上げて拡散した
上拡散層（３）と連結して完全に上下分離領域（６）を
形成する。この拡散工程は約１２００℃で３〜４時間行
い、エピタキシャル層（４）の厚みを１３μｍとすると
上拡散層（５）は約１０μｍの深さに拡散され、上拡散
層（３）は約５μｍの深さにはい上げられている。する
と拡散深さに比例して拡散窓周端から横方向に拡散され
るので、最終的に上下分離領域（６）の幅はエピタキシ
ャル層（４）表面では約２４μｍ、基板（１）表面では
約１４μｍにも達してしまう。尚この時に埋込層（２）
も約４μｍの深さにはい上げられている。

そして第３図（ニ）に示す如く、上下分離領域（６）で
囲まれたエピタキシャル層（４）で形成された島領域（
７）にＰ型のベース領域＜８）を選択拡散し、続いてＮ
＋型のエミッタ領域（９）とコレクタコクタクト領域（
１０）を選択拡散してＮＰＮ型のトランジスタを形成す
る。

（ハ）発明が解決しようとする問題点 し−かじながら斯上した従来の製造方法においても、上
下分離領域（６）の上拡散層（５）と上拡散層（３）と
を同時に拡散形成しているので、不純物濃度等の関係で
上拡散層（５）を上拡散層（３）よりかなり深く拡散す
る必要があった。このため拡散時間が３〜４時間と長く
、上拡散層（５）の横方向拡散も大きくなるのでエピタ
キシャル層（４）表面での占有面積が大きく集積度を更
に向上できない欠点があった。

（ニ）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、上下分離領域（
６）の上拡散層（３）をエピタキシャル層（４〉の厚み
の半分以上源くはい上げて拡散した後に上下分離領域（
６）の上拡散Ｊｉ（５）を拡散し、さらにその後に上拡
散層（５）より浅いベース領域（８）を形成することに
よりトランジスタのパターンサイズを大幅に縮小した半
導体集積回路装置の製造方法を提供するものである。

（ホ）作用 本発明によればあらかじめ上下分離領域（６）の上拡散
層（３）をエピタキシャル層（４）内に深くはい上げて
拡散した後、上拡散層（５）を拡散するので、不払散】
（３）は十分に深く且つ幅広に形成できる一方、上拡散
層（５）は十分に浅く且つ幅狭に形成できる。

またベース領域（８）を上拡散層（５）より浅く形成し
たので、ベース領域（８）の周端部と上拡散層（５）の
周端部との距離Ｌ＋とベース領域（８）の底面周端部と
不払散ＥＩ（３）の上面周端部との距離り、とをＬｌく
Ｌ２にできる。従って幅広に形成した上拡散層り３）は
集積度の向上を妨げず、上下分離領域（６）とベース領
域（８）との離間距離をエピタキシャル層（４）表面で
のみ決定できる。

この結果、上拡散層（５）の表面占有面積を大幅に減少
できることと、上拡散層（５）とベース領域（８）との
離間距離を最小にできることから、１−ランジスタのパ
ターンサイズを大幅に縮小し集積度を向上できる。

くへ）実施例 以下、本発明を第１図（イ）乃至第１図（ホ）を参照し
ながら詳細に説明する。

先ず第１図（イ）に示す如く、半導体基板＜１）として
Ｐ型のシリコン基板を用い、基板（１）上にアンチモン
（ｓｂ）を選択的にデポジットしてＮ°型の埋込層（２
）を形成し、続いて上拡散層（２）を取囲む基板（１）
表面にボロン（Ｂ）を選択的にデポジットしてＰ＋型の
上下分離領域（６）の上拡散層（３）を形成しておく。

次に第１図（ロ）に示す如く、基板（１）全面に周知の
気相成長方によりＮ−型のエピタキシャル層（４）を約
７μｍ厚に積層する。この時の熱処理で埋込層（２）と
上拡散層（３）は上下方向に若干拡散される。

そして第１図（ハ）に示す如く、基板（１）全体に約１
２００’Ｃ，２時間の熱処理を加えることにより上下分
離領域（６）の上拡散層（３）をエピタキシャル層（４
）の厚みの半分以上はい上げて拡散し、同時に埋込層（
２）もエピタキシャル層（４）内にはい上げて拡散する
。具体的には、上拡散層（３）は基板（１）表面から約
５μｍ、埋込層（２）は基板（１）表面から約３μ工程
はい上げる。また拡散した深さの分だけ横方向にも広が
るので、拡散窓の幅が４μｍであれば上拡散層（３）の
幅は約１４μｍになる。

さらに第１図（ニ）に示す如く、エピタキシャル層（４
）表面から上拡散層（５）を選択拡散し、あらかじめ前
の工程で拡散しておいた上拡散層（３）と連結して上下
分離領域（６）を形成する。

本工程は本発明の第１の特徴とする工程で、上下分離領
域（６〉の上拡散層（３〉をエピタキシャル層（４）の
厚みの半分以上はい上げて拡散した後に上拡散層（５）
を拡散しているので、上拡散層（５）の拡散深さを約３
μｍと浅くでき、その拡散時間を約１２００℃、１時間
に短縮できる。このため上拡散層（５）の横方向拡散を
約３μｍと大幅に抑制でき、上拡散層（５）の表面占有
面積を大幅に縮小できる。具体的には、拡散窓の幅が４
μｍであれば上拡散ｍ（５）の幅は約１０μｍになる。

従って、上下分離領域（６）はエピタキシャル層（４）
の厚みの半分より浅い位置で連結され、且つ上拡散層（
３）は上拡散層（５）より幅広に形成される。

そうして第１図（杓に示す如く、上下分離領域（６）で
囲まれたエピタキシャル層（４）で形成された島領域（
７）に、Ｐ型のベース領域（８）を上拡散層（５）より
浅く約２μｍの深さに選択拡散し、続いてＮ＋型のエミ
ッタ領域（９）およびコレクタコンタクト領域（１０）
を約１．５μｍの深さに選択拡散してＮＰＮ型のトラン
ジスタを形成する。

本工程は本発明の第２の特徴とする工程で、ベース領域
（８）を上拡散層（５）より浅く形成することにより、
横方向拡散と耐圧を考慮した上下分離領域＜６）とベー
ス領域（８）との離間距離を、エピタキシャルＪｉ＠（
４）表面でのみ決定できるようにしたものである。

これを第２図の拡大断面図を用いて更に詳述する。一般
に半導体領域に選択拡散を行うと、拡散した領域は拡散
した深きの分だけ拡散窓から横方向に広がることは周知
の事実である。そのため同図に示す如く、先の工程で上
拡散層（３）の上方向の拡散深さｄｌより上拡散層（５
）の拡散深さｄ、が小となるように形成すると、不払散
Ｍ（３）の幅Ｗｌより上拡散層（５）の幅Ｗ２を狭くで
きると同時に上および上拡散層（３）（５）の周端部を
拡散深さｄ、、ｄ、に応じた曲率で湾曲することが可能
である。そしてこのように上下分離領域（６）を形成し
た後、本工程で上拡散層（５）より浅いベース領域（８
）を形成すると、ベース領域（８）自身の周端部も湾曲
するので、ベース領域（８）の周端部と上拡散層（５）
の周端部との離間距離Ｌ１とベース領域（８）の底面周
端部と上拡散層〈３）の上面周端部との離間距離Ｌ２と
を大体においてＬ　Ｉ＜　Ｌ　＊に保つことができる。

この構造によれば、上拡散層（３〉を大きくはい上げて
拡散してもり、＜Ｌ、の関係が保てるので、横方向拡散
と耐圧を考慮した上下分離領域（６）とベース領域（８
）との離間距離はエピタキシャル層（４）表面でのみ決
定でき、幅広に形成した上拡散層（３）は集積度の向上
を妨げない。

従って本発明によれば、上拡散層（５）の表面占有面積
を大幅に減少できることと、上拡散層（５）とベース領
域（８）との離間距離を最小の値にできることから、ト
ランジスタのパターンサイズを大幅に縮小し集積度を大
幅に向上できる。

また本発明によれば、上拡散層（５）より上拡散層（３
）の方が幅広なので、多少のマスクずれ等があっても完
全な接合分離が得られ、さらに上拡散層（５）の拡散時
間が短いので、熱拡散によるエピタキシャル層（４）表
面の結晶欠陥が少なくて済む。

（ト）発明の詳細 な説明した如く、本発明によれば上下分離領域（６）の
上拡散層（３）を十分にはい上げて拡散した後に上拡散
層（５）を拡散しているので、上拡散層（５）を浅く形
成でき、拡散時間を短縮できる。このため上拡散層（５
）の横方向拡散を大幅に低減でき、上拡散層（５）の表
面占有面積を大幅に低減できる。さらにベース領域（８
）を上拡散層（５）より浅く形成してＬ　ｌ＜　Ｌ　ｚ
となるようにしたので、上拡散層（５）とベース領域（
８）との離間距離を最小にできる。従って、トランジス
タのパターンサイズを大幅に縮小して集積度を大幅に向
上できるという利点を有する。

また上拡散Ｍ（５）の拡散時間が短いので、熱拡散によ
るエピタキシャル層（４）表面の結晶欠陥が少く、トラ
ンジスタの特性が向上するという利点を有する。

きらに上拡散層（５）より上拡散層（３）を幅広に形成
するので、多少のマスクずれがあっても完全な接合分離
が得られるという利点をも有する。

【図面の簡単な説明】

第１図（イ）乃至第１図（ホ）は本発明を説明するため
の工程断面図、第２図は本発明を説明するための拡大断
面図、第３図（イ）乃至第３図（ニ）は従来例を説明す
るための工程断面図である。 （１）は半導体基板、（２）は埋込層、〈３）は上下分
離領域（６）の上拡散層、（５）は上下分離領域（６）
の上拡散層、（８）はベース領域である。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　静　末 弟　１　図　（イン 第１図（ロ） 第１　図　（ハノ 第　１　図　（二〕 第１図（〜 第２図 猜す　３　図　　（イノ ］ 第　３　図　（ロノ

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板表面に逆導電型の埋込層を
   形成する逆導電型の不純物を付着し、該埋込層を囲んで
   一導電型の上下分離領域の下拡散層を形成する一導電型
   の不純物を前記基板表面に付着する工程、 前記基板全面に逆導電型のエピタキシャル層を積層する
   工程、 前記基板を加熱処理して前記下拡散層を形成する一導電
   型の不純物を前記エピタキシャル層内にはい上らせて拡
   散し、前記下拡散層を前記エピタキシャル層の厚みの半
   分以上に到達させる工程、前記基板表面より前記上下分
   離領域を形成する上拡散層を拡散し、前記下拡散層へ到
   達させる工程、 前記上下分離領域で囲まれた前記エピタキシャル層で形
   成された島領域内に一導電型のベース領域を前記上下分
   離領域を形成する上拡散より浅く形成する工程、 前記ベース領域表面に逆導電型のエミッタ領域を形成す
   る工程とを具備することを特徴とする半導体集積回路装
   置の製造方法。