JPH0577297B2 - - Google Patents
Info
- Publication number
- JPH0577297B2 JPH0577297B2 JP61060014A JP6001486A JPH0577297B2 JP H0577297 B2 JPH0577297 B2 JP H0577297B2 JP 61060014 A JP61060014 A JP 61060014A JP 6001486 A JP6001486 A JP 6001486A JP H0577297 B2 JPH0577297 B2 JP H0577297B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- conductivity type
- impurity
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/65—Integrated injection logic
Landscapes
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は半導体集積回路に組み込まれる半導体
注入集積論理回路装置（以下、IILと称す）の製
造方法に関する。
注入集積論理回路装置（以下、IILと称す）の製
造方法に関する。
(ロ) 従来の技術
従来のIILの製造方法を第２図イ乃至ホを用い
て説明する。
て説明する。
先ず第２図イに示す如く、半導体基板１として
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモン（Sb）をデポジツトしてN+型の埋込
層２を形成し、埋込層２を囲む基板１表面にはボ
ロン(B)をデポジツトして上下分離領域３の下拡散
層４を形成する。
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモン（Sb）をデポジツトしてN+型の埋込
層２を形成し、埋込層２を囲む基板１表面にはボ
ロン(B)をデポジツトして上下分離領域３の下拡散
層４を形成する。
次に第２図ロに示す如く、基板１全面に周知の
気相成長法によりN-型のエピタキシヤル層５を
所定厚さに形成する。この時埋込層２および下拡
散層４は上下方向に若干拡散される。
気相成長法によりN-型のエピタキシヤル層５を
所定厚さに形成する。この時埋込層２および下拡
散層４は上下方向に若干拡散される。
次に第２図ハに示す如く、エピタキシヤル層５
表面に選択的にボロン(B)をイオン注入し、ベース
領域６を付着する。このイオン注入はドーズ量
1013〜1014cm-2で加速電圧80〜100KeVで行う。
表面に選択的にボロン(B)をイオン注入し、ベース
領域６を付着する。このイオン注入はドーズ量
1013〜1014cm-2で加速電圧80〜100KeVで行う。
次に第２図ニに示す如く、エピタキシヤル層５
表面から上下分離領域３の上拡散層７を約1200
℃、３〜４時間で拡散し、同時に埋込層２、下拡
散層４及びベース領域６をドライブインする。こ
の工程で上拡散層７は下拡散層４と連結してエピ
タキシヤル層５を接合分離し、ベース領域６は濃
度差があるために上拡散層７より浅く形成され
る。具体的には、エピタキシヤル層５の厚みを
13μｍとすると上拡散層７は約9μｍの深さに拡散
され、下拡散層４は約7μｍの深さにはい上げら
れる。また、ベース領域６は約4μｍの深さに拡
散され、埋込層２は約3μｍはい上げられる。
表面から上下分離領域３の上拡散層７を約1200
℃、３〜４時間で拡散し、同時に埋込層２、下拡
散層４及びベース領域６をドライブインする。こ
の工程で上拡散層７は下拡散層４と連結してエピ
タキシヤル層５を接合分離し、ベース領域６は濃
度差があるために上拡散層７より浅く形成され
る。具体的には、エピタキシヤル層５の厚みを
13μｍとすると上拡散層７は約9μｍの深さに拡散
され、下拡散層４は約7μｍの深さにはい上げら
れる。また、ベース領域６は約4μｍの深さに拡
散され、埋込層２は約3μｍはい上げられる。
次に第２図ホに示す如く、拡散深さ約2μｍの
Ｐ型インジエクタ領域８およびベースコンタクト
領域９を同時に拡散し、続いて拡散深さ約1.5μｍ
のN+型コレクタ領域１０を形成する。尚、イン
ジエクタ領域８およびベースコンタクト領域９は
NPNトランジスタのベース拡散工程で形成し、
コレクタ領域１０はNPNトランジスタのエミツ
タ拡散工程で形成する。
Ｐ型インジエクタ領域８およびベースコンタクト
領域９を同時に拡散し、続いて拡散深さ約1.5μｍ
のN+型コレクタ領域１０を形成する。尚、イン
ジエクタ領域８およびベースコンタクト領域９は
NPNトランジスタのベース拡散工程で形成し、
コレクタ領域１０はNPNトランジスタのエミツ
タ拡散工程で形成する。
この様に形成したIILにおいて、活性ベースが
イオン注入により形成した低濃度のベース領域６
で形成されるので、高い逆方向電流増幅率逆βが
得られ、且つコレクタ領域１０のばらつきによる
逆βのばらつきを抑えられる。
イオン注入により形成した低濃度のベース領域６
で形成されるので、高い逆方向電流増幅率逆βが
得られ、且つコレクタ領域１０のばらつきによる
逆βのばらつきを抑えられる。
尚斯るIILは、例えば特願昭60−209387号に記
載されている。
載されている。
(ハ) 発明が解決しようとする問題点
しかしながら、斯上した従来の製造方法では上
下分離領域３の上拡散層７と下拡散層４及びベー
ス領域６を同時にドライブインしている。すると
この拡散工程では、イオン注入による低濃度のベ
ース領域６を十分に深く拡散するために上拡散層
７をかなり深く形成しなければならない。さらに
上拡散層７と下拡散層４とでは上拡散層７の方が
拡散に供給される不純物が多い状態、具体的に言
えばボロン(B)を多量に含む拡散源膜を付着したま
まの状態で拡散するため、上拡散層７の方が下拡
散層４よりかなり深く拡散されてしまう。
下分離領域３の上拡散層７と下拡散層４及びベー
ス領域６を同時にドライブインしている。すると
この拡散工程では、イオン注入による低濃度のベ
ース領域６を十分に深く拡散するために上拡散層
７をかなり深く形成しなければならない。さらに
上拡散層７と下拡散層４とでは上拡散層７の方が
拡散に供給される不純物が多い状態、具体的に言
えばボロン(B)を多量に含む拡散源膜を付着したま
まの状態で拡散するため、上拡散層７の方が下拡
散層４よりかなり深く拡散されてしまう。
従つて上拡散層７の横方向拡散が大きく、エピ
タキシヤル層５表面での占有面積が大で集積度を
向上できない欠点があつた。
タキシヤル層５表面での占有面積が大で集積度を
向上できない欠点があつた。
(ニ) 問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、あらか
じめ下拡散層４をエピタキシヤル層５の厚みの半
分以上はい上げて拡散し、同時に低濃度のベース
領域６をドライブインした後に上拡散層７を形成
することにより、従来の欠点を大幅に改善した
IILの製造方法を提供すものである。
じめ下拡散層４をエピタキシヤル層５の厚みの半
分以上はい上げて拡散し、同時に低濃度のベース
領域６をドライブインした後に上拡散層７を形成
することにより、従来の欠点を大幅に改善した
IILの製造方法を提供すものである。
(ホ) 作用
本発明によれば、下拡散層４をエピタキシヤル
層５の厚みの半分以上はい上げて拡散しておくの
で、上拡散層７を浅く形成し、その横方向拡散を
抑えて集積度を向上できる。さらにベース領域６
は下拡散層４と同時にドライブインするので、所
定の特性が得られるように十分に深く形成でき
る。
層５の厚みの半分以上はい上げて拡散しておくの
で、上拡散層７を浅く形成し、その横方向拡散を
抑えて集積度を向上できる。さらにベース領域６
は下拡散層４と同時にドライブインするので、所
定の特性が得られるように十分に深く形成でき
る。
(ヘ) 実施例
以下本発明によるIILの製造方法を第１図イ乃
至第１図ヘを用いて詳細に説明する。
至第１図ヘを用いて詳細に説明する。
先ず第１図イに示す如く、半導体基板１として
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモン（Sb）をデポジツトしてN+型の埋込
層２を形成し、埋込層２を囲む基板１表面にはボ
ロン(B)をデポジツトして上下分離領域３の下拡散
層４を形成する。
Ｐ型のシリコン基板を用い、基板１上に選択的に
アンチモン（Sb）をデポジツトしてN+型の埋込
層２を形成し、埋込層２を囲む基板１表面にはボ
ロン(B)をデポジツトして上下分離領域３の下拡散
層４を形成する。
次に第１図ロに示す如く、基板１全面に周知の
気相成長法によりN-型のエピタキシヤル層５を
7μｍ厚に形成する。この時埋込層２および下拡
散層４は上下方向に若干拡散される。
気相成長法によりN-型のエピタキシヤル層５を
7μｍ厚に形成する。この時埋込層２および下拡
散層４は上下方向に若干拡散される。
次に第１図ハに示す如く、エピタキシヤル層５
表面に選択的にボロン(B)をイオン注入し、ベース
領域６を付着する。このイオン注入はドーズ量
1013〜1014cm-2で加速電圧80〜100KeVで行う。
表面に選択的にボロン(B)をイオン注入し、ベース
領域６を付着する。このイオン注入はドーズ量
1013〜1014cm-2で加速電圧80〜100KeVで行う。
次に第１図ニに示す如く、基板１全体に約1200
℃、２時間の熱処理を加えて上下分離領域３の下
拡散層４と埋込層２とをエピタキシヤル層５内に
はい上げて拡散し、同時にベース領域６をドライ
ブインする。具体的には、下拡散層４は基板１表
面から約5μｍ、埋込層２は約2μｍはい上げて拡
散し、ベース領域６はエピタキシヤル層５表面か
ら約3μｍ拡散する。
℃、２時間の熱処理を加えて上下分離領域３の下
拡散層４と埋込層２とをエピタキシヤル層５内に
はい上げて拡散し、同時にベース領域６をドライ
ブインする。具体的には、下拡散層４は基板１表
面から約5μｍ、埋込層２は約2μｍはい上げて拡
散し、ベース領域６はエピタキシヤル層５表面か
ら約3μｍ拡散する。
次に第１図ホに示す如く、エピタキシヤル層５
表面から上下分離領域３の上拡散層７を選択拡散
し、上下分離領域３をエピタキシヤル層５の厚み
の半分より浅い位置で連結させてこれを接合分離
する。
表面から上下分離領域３の上拡散層７を選択拡散
し、上下分離領域３をエピタキシヤル層５の厚み
の半分より浅い位置で連結させてこれを接合分離
する。
本工程は本発明の特徴とする工程で、あらかじ
め前の工程で下拡散層４とベース領域６を十分に
深く拡散した後に上拡散層７を形成しているの
で、上拡散層７を約3μｍと浅くでき、上拡散層
７の拡散時間を約1200℃で１時間に短縮できる。
このため上拡散層７の横方向拡散を約3μｍに抑
えることができ、上拡散層７の表面占有面積を大
幅に縮小できる。具体的には、拡散窓の大きさが
4μｍであれば、下拡散層４の幅が約14μｍに形成
されるのに対して上拡散層７の幅は約10μｍにな
る。
め前の工程で下拡散層４とベース領域６を十分に
深く拡散した後に上拡散層７を形成しているの
で、上拡散層７を約3μｍと浅くでき、上拡散層
７の拡散時間を約1200℃で１時間に短縮できる。
このため上拡散層７の横方向拡散を約3μｍに抑
えることができ、上拡散層７の表面占有面積を大
幅に縮小できる。具体的には、拡散窓の大きさが
4μｍであれば、下拡散層４の幅が約14μｍに形成
されるのに対して上拡散層７の幅は約10μｍにな
る。
次に第１図ヘに示す如く、拡散深さ約2μｍの
Ｐ型のインジエクタ領域８およびベースコンタク
ト領域９を同時に拡散し、続いて拡散深さ約1.5μ
ｍのN+コレクタ領域１０を形成する。尚インジ
エクタ領域８およびベースコンタクト領域９は
NPNトランジスタのベース拡散工程で形成し、
コレクタ領域１０はNPNトランジスタのエミツ
タ拡散工程で形成する。
Ｐ型のインジエクタ領域８およびベースコンタク
ト領域９を同時に拡散し、続いて拡散深さ約1.5μ
ｍのN+コレクタ領域１０を形成する。尚インジ
エクタ領域８およびベースコンタクト領域９は
NPNトランジスタのベース拡散工程で形成し、
コレクタ領域１０はNPNトランジスタのエミツ
タ拡散工程で形成する。
この様に形成したIILは、上下分離領域３がエ
ピタキシヤル層５の厚みの半分より浅い位置で連
結され且つ下拡散層４は上拡散層７より幅広に形
成される。またベース領域６はベースコンタクト
領域９より深く拡散される。
ピタキシヤル層５の厚みの半分より浅い位置で連
結され且つ下拡散層４は上拡散層７より幅広に形
成される。またベース領域６はベースコンタクト
領域９より深く拡散される。
従つて本実施例によれば、ベース領域６を十分
に深く拡散する一方で、上下分離領域３の上拡散
層７を浅くでき、横方向拡散を抑えて表面占有面
積を大幅に縮小できる。しかも上下分離領域３の
下拡散層４は幅広に形成するものの、下拡散層４
とベース領域６とはそれらの周端部が横方向拡散
により湾曲しており、エピタキシヤル層５深部に
おいてある程度の離間距離が保たれているので、
下拡散層４はエピタキシヤル層５表面での集積度
の向上をあまり防げず、上拡散層７とベース領域
６の上拡散層７とベースコンタクト領域９との離
間距離を狭めることができる。よつてIILのパタ
ーンサイズを大幅に縮小できる。
に深く拡散する一方で、上下分離領域３の上拡散
層７を浅くでき、横方向拡散を抑えて表面占有面
積を大幅に縮小できる。しかも上下分離領域３の
下拡散層４は幅広に形成するものの、下拡散層４
とベース領域６とはそれらの周端部が横方向拡散
により湾曲しており、エピタキシヤル層５深部に
おいてある程度の離間距離が保たれているので、
下拡散層４はエピタキシヤル層５表面での集積度
の向上をあまり防げず、上拡散層７とベース領域
６の上拡散層７とベースコンタクト領域９との離
間距離を狭めることができる。よつてIILのパタ
ーンサイズを大幅に縮小できる。
また、ベース領域６は下拡散層４と同時に拡散
するので十分に深く且つ低濃度に設定できる。こ
のベース領域６は、島領域５をエミツタとする逆
方向縦型NPNトランジスタの活性ベースであり、
ベース幅が広くても、ベース領域６底部から埋込
層２までの距離が短いこととベース領域６が十分
に低濃度であることから高い逆方向電流増幅率逆
βが得られる。さらに十分に深く形成されるの
で、コレクタ領域１０の拡散深さのばらつきによ
る逆βの変動が少い。
するので十分に深く且つ低濃度に設定できる。こ
のベース領域６は、島領域５をエミツタとする逆
方向縦型NPNトランジスタの活性ベースであり、
ベース幅が広くても、ベース領域６底部から埋込
層２までの距離が短いこととベース領域６が十分
に低濃度であることから高い逆方向電流増幅率逆
βが得られる。さらに十分に深く形成されるの
で、コレクタ領域１０の拡散深さのばらつきによ
る逆βの変動が少い。
(ト) 発明の効果
以上説明した如く、本発明によれば下拡散層４
をエタピキシヤル層５の厚みの半分以上はい上げ
てから上拡散層７を形成するので、上拡散層７を
浅くし、その横方向拡散を抑えて集積度を大幅に
向上できるという利点を有する。
をエタピキシヤル層５の厚みの半分以上はい上げ
てから上拡散層７を形成するので、上拡散層７を
浅くし、その横方向拡散を抑えて集積度を大幅に
向上できるという利点を有する。
しかも本発明によれば、下拡散層４と同時にベ
ース領域６をドライブインするので、ベース領域
６を十分に深く且つ低濃度に形成でき、特性良好
なIILが得られるという利点を有する。
ース領域６をドライブインするので、ベース領域
６を十分に深く且つ低濃度に形成でき、特性良好
なIILが得られるという利点を有する。
そして本発明によれば、上拡散層７の拡散時間
を短くできるので、熱拡散によるエピタキシヤル
層５表面の結晶欠陥が少いという利点を有し、さ
らに下拡散層４を上拡散層７より幅広に形成する
ので多少のマスクのずれがあつても完全な接合分
離が得られるという利点を有する。
を短くできるので、熱拡散によるエピタキシヤル
層５表面の結晶欠陥が少いという利点を有し、さ
らに下拡散層４を上拡散層７より幅広に形成する
ので多少のマスクのずれがあつても完全な接合分
離が得られるという利点を有する。
第１図はイ乃至第１図ヘは本発明を説明するた
めの断面図、第２図イ乃至ホは従来のIILの製造
方法を説明するための断面図である。 １は半導体基板、４は上下分離領域３の下拡散
層、５はエピタキシヤル層、６はベース領域、７
は上下分離領域３の上拡散層である。
めの断面図、第２図イ乃至ホは従来のIILの製造
方法を説明するための断面図である。 １は半導体基板、４は上下分離領域３の下拡散
層、５はエピタキシヤル層、６はベース領域、７
は上下分離領域３の上拡散層である。
Claims (1)
- 【特許請求の範囲】 １ 一導電型半導体基板表面に埋込層を形成する
逆導電型の不純物を付着し、該埋込層を囲んで上
下分離領域の下拡散層を形成する一導電型の不純
物を付着する工程、 前記基板の全面にエピタキシヤル成長法により
逆導電型のエピタキシヤル層を形成し、該エピタ
キシヤル成長工程の間中、前記一導電型の不純物
を上方向に再拡散させる工程、 前記エピタキシヤル層表面に比較的低不純物濃
度のIILのベース領域を形成するための一導電型
の不純物を付着する工程、 前記基板の全体を加熱処理して、前記下拡散層
を形成する一導電型の不純物を前記エピタキシヤ
ル層の厚みの半分より上となるような位置に達す
るまで、同時に前記IILのベース領域を形成する
不純物を前記下拡散層の頂部より下となるような
位置まで引き伸ばし拡散を行う工程、 前記エピタキシヤル層表面より前記上下分離領
域の上拡散層を形成し、前記エピタキシヤル層の
厚みの半分より浅い位置で前記上下分離領域を連
結する工程、 前記エピタキシヤル層表面より前記上拡散層よ
り浅い一導電型のIILのインジエクタ領域とベー
スコンタクト領域を形成し、続いて前記ベース領
域表面に逆電導型のIILのコレクタ領域を形成す
る工程とを具備することを特徴とする半導体注入
集積論理回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61060014A JPS62216355A (ja) | 1986-03-18 | 1986-03-18 | 半導体注入集積論理回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61060014A JPS62216355A (ja) | 1986-03-18 | 1986-03-18 | 半導体注入集積論理回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216355A JPS62216355A (ja) | 1987-09-22 |
| JPH0577297B2 true JPH0577297B2 (ja) | 1993-10-26 |
Family
ID=13129787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61060014A Granted JPS62216355A (ja) | 1986-03-18 | 1986-03-18 | 半導体注入集積論理回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62216355A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5350686A (en) * | 1976-10-19 | 1978-05-09 | Mitsubishi Electric Corp | Production of semiconductor integrated circuit |
| JPS59979B2 (ja) * | 1976-12-29 | 1984-01-10 | 富士通株式会社 | 半導体集積回路 |
-
1986
- 1986-03-18 JP JP61060014A patent/JPS62216355A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216355A (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2950577B2 (ja) | ＢｉＣＭＯＳ半導体集積回路の製造方法 | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JPH0577297B2 (ja) | ||
| JPH02283028A (ja) | 半導体装置及びその製造方法 | |
| JPH0577294B2 (ja) | ||
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH0577298B2 (ja) | ||
| JPH0577301B2 (ja) | ||
| JPH0618203B2 (ja) | 縦型ｐｎｐトランジスタの製造方法 | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| JP2627289B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0577300B2 (ja) | ||
| JPS62219556A (ja) | 半導体集積回路の製造方法 | |
| JPH0439787B2 (ja) | ||
| JP2506129B2 (ja) | 半導体装置の製造方法 | |
| JP2656125B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0451526A (ja) | 半導体装置およびその製造方法 | |
| KR100194654B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JPH0577295B2 (ja) | ||
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPH025429A (ja) | 横型ｐｎｐトランジスタの製造方法 | |
| JPS62193143A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0451067B2 (ja) | ||
| JPS58100457A (ja) | 半導体装置 | |
| JPH0439789B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |