JPH0411738A - バイポーラトランジスタ - Google Patents

バイポーラトランジスタ

Info

Publication number
JPH0411738A
JPH0411738A JP2112846A JP11284690A JPH0411738A JP H0411738 A JPH0411738 A JP H0411738A JP 2112846 A JP2112846 A JP 2112846A JP 11284690 A JP11284690 A JP 11284690A JP H0411738 A JPH0411738 A JP H0411738A
Authority
JP
Japan
Prior art keywords
film
emitter
region
silicon carbide
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2112846A
Other languages
English (en)
Inventor
Hisashi Takemura
武村 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2112846A priority Critical patent/JPH0411738A/ja
Publication of JPH0411738A publication Critical patent/JPH0411738A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は炭化シリコン膜をエミッタに使用したバイポー
ラトランジスタに関する。
[従来の技術] 従来のバイポーラトランジスタにおいては、第4図に示
すように、P型シリコン基板1に埋込コレクタ層2が選
択的に形成されており、このコレクタ層2を埋め込むよ
うにして基板1上にエピタキシャル成長層3が形成され
ている。そして、こノエビタキシャル成長層3は埋込コ
レクタ層2に到達する厚いシリコン酸化膜4により素子
分離されている。このエピタキシャル成長層3の表面の
素子形成領域の中央にはボロン原子を添加したベース領
域20が形成されており、更にこのベース領域20を挟
むようにして1対の補償ベース領域9が形成されている
。また、ベース引き出し領域となるP型多結晶シリコン
膜7はこの補償ベース領域9に接触するようにして、シ
リコン基板1及びエピタキシャル成長層3からなる基板
表面上にパターン形成されている。このP型多結晶シリ
コン膜7は絶縁膜8により被覆されている。そして、こ
の絶縁膜8及びP型多結晶シリコン膜7は、そのベース
領域20上の部分が選択的に除去されており、このよう
にして形成された開口の側壁に絶縁膜11が設けられて
いる。そして、エミッタ用のN型不純物原子を添加した
炭化シリコン膜22及び多結晶シリコン膜23と、アル
ミニウム電極15との積層体がこの側壁絶縁膜11に囲
まれた開口内に埋め込まれている。
他方の素子形成領域には、そのエピタキシャル成長層3
の表面に、コレクタ引き出し層6が形成されており、こ
のコレクタ引き出し層6に接触するN型多結晶シリコン
膜5が基板上にパターン形成されている。そして、この
N型多結晶シリコン膜5は絶縁膜8に設けたコンタクト
孔に埋め込まれたアルミニウム電極15に接続されてい
る。
このように、従来のバイポーラトランジスタにおいては
、エミッタを形成する炭化シリコン膜22と多結晶シリ
コン膜23とは、ベース領域20上の外に、側壁絶縁膜
11の側面及び上面の上にも形成されている。この炭化
シリコン膜22はそのバンドギャップが2.3eVと、
Siに比して広いバンドギャップを有し、高hreを有
するワイドノインドギャップへテロバイポーラトランジ
スタとして有用である。
[発明が解決しようとする課題] しかしながら、この従来のバイポーラトランジスタにお
いては、エミッタ用の炭化シリコン膜22及び多結晶シ
リコン膜23に対して、N型不純物原子を多結晶シリコ
ン膜23にイオン注入した後、熱処理して炭化シリコン
膜22中に拡散させることにより、N型不純物原子を添
加しているの7で、側壁絶縁膜11の側面に被着された
部分と、開口底部及び絶縁膜11の上面に被着された部
分とで、イオン注入不純物原子の拡散の程度が異なる。
即ち、第5図に模式的に示すように、絶縁膜11の側面
に被着されている多結晶シリコンM23及び炭化シリコ
ン膜22に対する不純物原子の導入量が、絶縁膜11の
上面及び開口底部に被着されている多結晶シリコン膜2
3及び炭化シリコン膜22に対する不純物原子の導入量
よりも少なく、側面部においてはN型不純物濃度が低く
なる。
このため、絶縁膜11の側面に被着された部分の多結晶
シリコン膜23及び炭化シリコン膜22の抵抗R2は、
開口の底部に被着された部分の多結晶シリコン膜23及
び炭化シリコン膜22の抵抗R8よりも大きくなる。こ
れにより、エミッタ抵抗が増大する。
また、エミッタを微細化させようとすると、底部抵抗R
1が増大し、更に一部エミッタ抵抗を増大させてしまう
一方、熱処理により側壁絶縁膜の側面に被着された多結
晶シリコン膜部分の不純物′原子濃度を高め、エミッタ
抵抗を低下させようとすると、これと同時にベース接合
も深くなり、遮断周波数fアが増大するという性能の劣
化を招来する。
本発明はかかる問題点に鑑みてなされたものであって、
エミッタ面積を微細化してもエミッタ抵抗が増大せず、
安定したエミッタ電極を得ることができるバイポーラト
ランジスタを提供することを目的とする。
[課題を解決するための手段] 本発明に係るバイポーラトランジスタは、半導体基板の
表面に選択的に形成された第1導電型のコレクタ領゛域
と、このコレクタ領域の所定の領域に形成された第2導
電型のベース領域と、このベース領域上の所定位置に開
口を有する絶縁膜と、前記開口の底部上に前記ベース領
域表面から100乃至tooo人の高さで埋設されN型
不純物を含有する炭化シリコン膜と、この炭化ンリコン
膜の上の前記開口部内にその一部が埋め込まれて前記絶
縁膜上に形成された多結晶シリコン膜とを有することを
特徴とする。
[作用コ 本発明においては、ベース領域上の絶縁膜に形成された
開口内の底面上にのみ、炭化シリコン膜及び多結晶シリ
コン膜を形成しである。このため、不純物原子は炭化シ
リコン膜及び多結晶シリコン膜に均一に添加される。従
って、エミッタ面積を微細化しても、エミッタ抵抗は増
大せず、安定してエミッタ電極を形成することができる
[実施例コ 次に、本発明の実施例について添付の図面を参照して具
体的に説明する。
第1図は本発明の第1の実施例に係るバイポーラトラン
ジスタを示す断面図である。第1図において、第3図と
同一物には同一符号を付してその部分の詳細な説明は省
略する。以下、各層の形成方法について説明して、層構
造を説明する。P型のシリコン基板1にリン原子を選択
的に拡散させることにより埋込コレクタ層2をシリコン
基板1の所定の領域に形成する。そして、全面にエピタ
キシャル成長層3を約lt1mの厚さで形成し、このエ
ピタキシャル成長層3の所定の領域に素子分離用のシリ
コン酸化膜4を1乃至1.2μmの厚さで選択的に形成
する。これにより、素子形成領域が絶縁分離される。
次に、全面に多結晶ンリコン膜5をCVDにより約25
00人の厚さで形成し、この多結晶シリコン膜5をエツ
チングによりパターニングした後、リン原子を選択的に
拡散させてN型子結晶シリコン基板及びコレクタ引出し
層6を形成する。
次に、この多結晶シリコン膜5の所定領域に選択的にボ
ロン原子をイオン注入してこの所定領域をP型子結晶シ
リコン膜7にする。その後、全面に絶縁膜8を約300
0人の厚さで被着する。
次いで、エミッタ形成予定領域の絶縁膜8及びP型子結
晶シリコン膜7に選択的に開口を設け、この開口部にて
露出したエピタキシャル成長層3の表面及びP型子結晶
シリコン膜7に、ボロン原子を20keVのエネルギ及
びl X 10”cm−”のドーズ量でイオン注入する
。その後、前記開口を含めて全面に絶縁膜11を約20
00人の厚さに形成した後、900℃に30分間加熱し
て熱処理し、P型子結晶シリコン膜7からエピタキシャ
ル成長層3中にボロンを拡散させる。これにより、エピ
タキシャル成長層3の表面に、補償ベース領域9が形成
されると共に、ベース用ボロン原子が活性化されてベー
ス領域10が形成される。
次に、絶縁膜11を異方性エツチングすることにより、
エミッタ形成用の開口部の側壁にのみ残存させて他の部
分の絶縁膜11を除去する。
その後、CVD法により、側壁絶縁膜11に囲まれた開
口部内のエピタキシャル成長層3の表面上にのみ、炭化
シリコン膜12を約1000Aの厚さで形成する。この
CVD法による炭化シリコン膜12の形成条件の一例と
しては、5iH2C)。
とC2H,との混合ガスからなる炭化シリコン膜形成用
原料ガスに、塩化水素ガスを混合したものを使用し、9
00℃の熱処理条件で開口部内にのみ選択的に炭化シリ
コン膜を形成すればよい。
次いで、この炭化シリコンIIu12上にのみ多結晶シ
リコン膜13を約2000人の厚さで形成する。
この多結晶シリコン膜13の形成条件は、例えば、5i
H2Cf2ガスに塩化水素ガスを混合したものを原料ガ
スとし、熱処理温度は800″Cである。
次に、この多結晶シリコン膜13に、ヒ素をエネルギが
70keV 1  ドーズ量がL X 101016a
”の条件でイオン注入した後、900°Cの温度で熱処
理して多結晶シリコン膜13及び炭化ンリコン膜12内
に、ヒ素原子を拡散させる。この場合に、ノリフン基板
1の表面に形成されたベース領域中にもヒ素原子が拡散
してベース領域10内にエミッタ領域14が形成される
その後、絶縁膜8におけるN型多結晶ンリコン膜5上及
びP型多結品シリコン膜7上の適宜位置にコンタクト孔
を形成する。そして、エミッタ領域14上の側壁絶縁膜
11に囲まれた開口部と、前記コンタクト孔内に埋め込
むようにして、アルミニウム電極15を選択的に形成す
る。
これにより、第1図に示すバイポーラトランジスタが構
成される。
このように構成されたバイポーラトランジスタにおいて
は、エミッタ領域14の上に形成された炭化シリコン膜
12及び多結晶シリコン膜13はベース領域10上の側
壁絶縁膜11に囲まれた開口部内に埋設されており、側
壁絶縁膜11の側面及び上面上には実質的に形成されて
いない。このため、上部アルミニウム電極15と、エミ
ッタ領域14との間に配置された多結晶シリコン膜13
と炭化シリコン膜12の膜厚は均一である。従って、こ
の多結晶シリコン膜13及び炭化シリコン膜12に注入
された後、拡散して膜内に導入されたヒ素原子は、この
膜内に均一に分布する。このため、エミッタ抵抗の増大
が回避されると共に、エミッタ電極用の多結晶シリコン
膜13の微細化が可能となる。従って、本実施例に係る
バイポーラトランジスタは、装置の微細化に極めて有効
である。
第2図は本実施例の効果を示すグラフ図であり、横軸に
エミッタ面積をとり、縦軸にエミッタ抵抗をとってその
エミッタ抵抗とエミッタ面積との関係を示す。図中、実
線にて示す従来例(第4図参照)の場合は、エミッタ面
積が2μm2以下に小さくなると、エミッタ抵抗が著し
く上昇するのに対し、破線にて示す実施例の場合は、エ
ミッタ面積が2μm2以下に小さくなってもエミッタ抵
抗の上昇は少ない。このように、本実施例の場合には、
エミッタ抵抗の著しい上昇を招来することなく、エミッ
タ面積の縮小化、即ちエミッタ領域の微細化を図ること
ができる。
次に、第3図を参照して本発明の第2の実施例について
説明する。
本実施例においては、ベース領域10上の絶縁膜11に
囲まれた開口を形成する迄の工程は、第1の実施例と同
様である。
しかし、本実施例においては、炭化シリコン膜12及び
多結晶シリコン膜13を選択的に形成する際に、リン原
子又はヒ素原子を1018乃至1022cffl−2の
濃度で添加して成長させることにより、シリコン基板1
と炭化シリコン膜12との界面にベースエミッタ接合を
形成する。その後、絶縁膜8に開口を選択的に形成した
後、アルミニウム電極15を形成する。
なお、本実施例においては、炭化シリコン膜12と多結
晶シリコン膜13の成長時にN型不純物原子を添加した
が、炭化シリコン膜成長後、及び多結晶シリコン膜成長
後に、N型不純物原子をイオン注入により添加し、ハロ
ゲンランプ等による短時間焼鈍により拡散させても同様
の構造のバイポーラトランジスタが得られる。
本実施例においては、第1の実施例においてベース領域
10へN型不純物原子を拡散させることにより形成した
エミッタ領域14は存在しないため、ベース領域10の
深さを浅くすることができる。このため、遮断周波数f
tが向上するので、トランジスタ特性が更に一層向上す
る。
[発明の効果コ 本発明によれば、ベース領域上の絶縁膜に形成された開
口内の底面上にのみ、炭化シリコン膜及び多結晶シリコ
ン膜を形成するから、エミッタ面積を微細化しても、エ
ミッタ抵抗の増大が回避され、安定してエミッタ電極を
形成することができる。
【図面の簡単な説明】
第1図は本発明の第1の実施例に係るバイポーラトラン
ジスタを示す断面図、第2図は本実施例の効果を示すグ
ラフ図、第3図は本発明の第2の実施例に係るバイポー
ラトランジスタを示す断面図、第4図は従来のバイポー
ラトランジスタを示す断面図、第5図は従来のバイポー
ラトランジスタの欠点を説明する模式図である。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板の表面に選択的に形成された第1導電
    型のコレクタ領域と、このコレクタ領域の所定の領域に
    形成された第2導電型のベース領域と、このベース領域
    上の所定位置に開口を有する絶縁膜と、前記開口の底部
    上に前記ベース領域表面から100乃至1000Åの高
    さで埋設されN型不純物を含有する炭化シリコン膜と、
    この炭化シリコン膜の上の前記開口部内にその一部が埋
    め込まれて前記絶縁膜上に形成された多結晶シリコン膜
    とを有することを特徴とするバイポーラトランジスタ。
  2. (2)前記ベース領域内の前記炭化シリコン膜に接触す
    る部分に第1導電型のエミッタ領域が形成されているこ
    とを特徴とする請求項1に記載のバイポーラトランジス
    タ。
  3. (3)前記ベース領域と前記炭化シリコン膜との界面に
    ベースエミッタ接合が形成されていることを特徴とする
    請求項1に記載のバイポーラトランジスタ。
JP2112846A 1990-04-28 1990-04-28 バイポーラトランジスタ Pending JPH0411738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2112846A JPH0411738A (ja) 1990-04-28 1990-04-28 バイポーラトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2112846A JPH0411738A (ja) 1990-04-28 1990-04-28 バイポーラトランジスタ

Publications (1)

Publication Number Publication Date
JPH0411738A true JPH0411738A (ja) 1992-01-16

Family

ID=14596996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2112846A Pending JPH0411738A (ja) 1990-04-28 1990-04-28 バイポーラトランジスタ

Country Status (1)

Country Link
JP (1) JPH0411738A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599723A (en) * 1993-12-22 1997-02-04 Nec Corporation Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance
US5614425A (en) * 1995-03-31 1997-03-25 Kabushiki Kaisha Toshiba Method of fabricating a bipolar transistor operable at high speed

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5599723A (en) * 1993-12-22 1997-02-04 Nec Corporation Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance
US5614425A (en) * 1995-03-31 1997-03-25 Kabushiki Kaisha Toshiba Method of fabricating a bipolar transistor operable at high speed

Similar Documents

Publication Publication Date Title
US4546536A (en) Fabrication methods for high performance lateral bipolar transistors
US4711017A (en) Formation of buried diffusion devices
JPS62588B2 (ja)
US4437897A (en) Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
JPH0697666B2 (ja) マルチレベル・エピタキシャル構造を用いた半導体デバイス構造体及びその製造方法
JPH0644568B2 (ja) 横型トランジスタの製造方法
US5137838A (en) Method of fabricating P-buried layers for PNP devices
JPH0140498B2 (ja)
US4978630A (en) Fabrication method of bipolar transistor
JPH0646638B2 (ja) 縦型バイポーラ・トランジスタ及びその製造方法
KR970011641B1 (ko) 반도체 장치 및 제조방법
US4404048A (en) Semiconductor device manufacture
JPH05121417A (ja) 半導体装置およびその製造方法
US5146304A (en) Self-aligned semiconductor device
US4752817A (en) High performance integrated circuit having modified extrinsic base
US4451844A (en) Polysilicon emitter and base contacts separated by lightly doped poly separator
US4132573A (en) Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
JPH0411738A (ja) バイポーラトランジスタ
JPH02283028A (ja) 半導体装置及びその製造方法
JP3039166B2 (ja) 半導体装置およびその製造方法
JPS58200554A (ja) 半導体装置の製造方法
JPS6143858B2 (ja)
JPS6330787B2 (ja)
JPS62193143A (ja) 半導体集積回路装置の製造方法
JPS6241426B2 (ja)