JPH0125233B2 - - Google Patents
Info
- Publication number
- JPH0125233B2 JPH0125233B2 JP61185669A JP18566986A JPH0125233B2 JP H0125233 B2 JPH0125233 B2 JP H0125233B2 JP 61185669 A JP61185669 A JP 61185669A JP 18566986 A JP18566986 A JP 18566986A JP H0125233 B2 JPH0125233 B2 JP H0125233B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion
- isolation region
- anode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/20—Breakdown diodes, e.g. avalanche diodes
- H10D8/25—Zener diodes
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はモノリシツク集積回路に組込まれるダ
イオードの改良に関する。
イオードの改良に関する。
(ロ) 従来の技術
従来のモノリシツク集積回路に組込まれるツエ
ナー特性を有するダイオードは第２図に示す如
く、Ｐ型の半導体基板１と基板１上に設けられた
Ｎ型エピタキシヤル層２とエピタキシヤル層２を
貫通し複数の島領域３，３を形成するP+型の分
離領域４とを備え、分離領域４をアノード領域５
と兼用しアノード領域５にN+型のカソード領域
６を設け各領域５，６にオーミツク接触したアノ
ード電極７およびカソード電極８より構成されて
いる。
ナー特性を有するダイオードは第２図に示す如
く、Ｐ型の半導体基板１と基板１上に設けられた
Ｎ型エピタキシヤル層２とエピタキシヤル層２を
貫通し複数の島領域３，３を形成するP+型の分
離領域４とを備え、分離領域４をアノード領域５
と兼用しアノード領域５にN+型のカソード領域
６を設け各領域５，６にオーミツク接触したアノ
ード電極７およびカソード電極８より構成されて
いる。
(ハ) 発明が解決しようとする問題点
しかしながら、斯る構造ではアノード領域５が
分離領域４で兼用されているので、アノード領域
５表面に高濃度不純物拡散時に発生する結晶欠陥
が多くなる。即ち、分離領域４はエピタキシヤル
層２を貫通させる様に拡散しているので、高濃度
不純物拡散を長時間行う必要があり、その表面に
極めて結晶欠陥が発生し易くなるからである。こ
の結果第４図に点線で示す様に結晶欠陥によるリ
ーク電流等が発生してツエナー特性が悪化する欠
点があつた。
分離領域４で兼用されているので、アノード領域
５表面に高濃度不純物拡散時に発生する結晶欠陥
が多くなる。即ち、分離領域４はエピタキシヤル
層２を貫通させる様に拡散しているので、高濃度
不純物拡散を長時間行う必要があり、その表面に
極めて結晶欠陥が発生し易くなるからである。こ
の結果第４図に点線で示す様に結晶欠陥によるリ
ーク電流等が発生してツエナー特性が悪化する欠
点があつた。
(ニ) 問題点を解決するための手段
本発明は斯上した欠点に鑑みてなされ、高濃度
不純物拡散による分離領域１４表面に重ねて低濃
度不純物拡散によるアノード領域１５を形成する
ことにより、従来の欠点を除去したモノリシツク
集積回路に組込まれるダイオードの製造方法を実
現するものである。
不純物拡散による分離領域１４表面に重ねて低濃
度不純物拡散によるアノード領域１５を形成する
ことにより、従来の欠点を除去したモノリシツク
集積回路に組込まれるダイオードの製造方法を実
現するものである。
(ホ) 作用
本発明によれば、分離領域１４表面に発生した
結晶欠陥はアノード領域１５の低濃度不純物拡散
によつてアニールされて減少する。この結果特性
良好なツエナー特性が得られる。
結晶欠陥はアノード領域１５の低濃度不純物拡散
によつてアニールされて減少する。この結果特性
良好なツエナー特性が得られる。
(ヘ) 実施例
以下第１図および第３図を参照して本発明の一
実施例を詳述する。
実施例を詳述する。
本発明に依るダイオードは第１図に示す如く、
Ｐ型の半導体基板１１と基板１１上に設けられた
Ｎ型のエピタキシヤル層１２とエピタキシヤル層
１２を貫通し且つエピタキシヤル層１２を複数の
島領域１３，１３に分離するP+型の分離領域１
４とを備え、分離領域１４表面から低濃度不純物
拡散により形成されたＰ型のアノード領域１５と
アノード領域１５表面に拡散されたN+型のカソ
ード領域１６と各領域１５，１６にオーミツク接
触したアノード電極１７とカソード電極１８より
構成されている。１９は酸化膜である。
Ｐ型の半導体基板１１と基板１１上に設けられた
Ｎ型のエピタキシヤル層１２とエピタキシヤル層
１２を貫通し且つエピタキシヤル層１２を複数の
島領域１３，１３に分離するP+型の分離領域１
４とを備え、分離領域１４表面から低濃度不純物
拡散により形成されたＰ型のアノード領域１５と
アノード領域１５表面に拡散されたN+型のカソ
ード領域１６と各領域１５，１６にオーミツク接
触したアノード電極１７とカソード電極１８より
構成されている。１９は酸化膜である。
本発明の特徴は分離領域１４表面に低濃度不純
物拡散によるアノード領域１５を形成することに
ある。分離領域１４はボロンＢのデポジツト及び
ドライブインという一般的な熱拡散工程が利用さ
れ、まずはシート抵抗Rs＝20Ω・cm-2とボロン
Ｂの固溶度限界付近の高濃度不純物デポジツトが
行なわれ（初期拡散）、続いて1200℃、10〜15時
間という長時間のドライブイン（引延ばし拡散）
によつて拡散深さ15〜20μｍに形成する。この様
な高濃度不純物拡散を長時間行う為、分離領域１
４の表面には多くの結晶欠陥を発生している。ま
た、長時間の引延ばし拡散により前記初期拡散さ
れた不純物が拡散されるので、分離領域１４表面
の不純物濃度はデポジツト時よりは相当低下し、
表面濃度が1019atoms・cm-3程度となるような拡
散領域となる。さらに、プレーナ技術においては
拡散と同時に酸化膜１９の形成が不可避の技術で
あり、酸化膜１９へのボロンＢの拡散も不可避的
に行なわれるので、その結果分離領域１４の最表
面の不純物濃度は1017〜1018atoms・cm-3に低下
（表面デプリート）する。
物拡散によるアノード領域１５を形成することに
ある。分離領域１４はボロンＢのデポジツト及び
ドライブインという一般的な熱拡散工程が利用さ
れ、まずはシート抵抗Rs＝20Ω・cm-2とボロン
Ｂの固溶度限界付近の高濃度不純物デポジツトが
行なわれ（初期拡散）、続いて1200℃、10〜15時
間という長時間のドライブイン（引延ばし拡散）
によつて拡散深さ15〜20μｍに形成する。この様
な高濃度不純物拡散を長時間行う為、分離領域１
４の表面には多くの結晶欠陥を発生している。ま
た、長時間の引延ばし拡散により前記初期拡散さ
れた不純物が拡散されるので、分離領域１４表面
の不純物濃度はデポジツト時よりは相当低下し、
表面濃度が1019atoms・cm-3程度となるような拡
散領域となる。さらに、プレーナ技術においては
拡散と同時に酸化膜１９の形成が不可避の技術で
あり、酸化膜１９へのボロンＢの拡散も不可避的
に行なわれるので、その結果分離領域１４の最表
面の不純物濃度は1017〜1018atoms・cm-3に低下
（表面デプリート）する。
斯様に形成された分離領域１４に重ねて、アノ
ード領域１５が再度ボロンＢのデポジツト及びド
ライブインという一般的な拡散手法により形成さ
れる。即ち、アノード拡散は、まずシート抵抗
Rs＝200Ω・cm-2と、分離拡散時よりは低い不純
物濃度でボロンＢのデポジツト（初期拡散）が行
なわれ、続いて1200℃、３〜４時間の熱処理（引
延ばし拡散）により拡散深さ１〜2μｍの拡散領
域を形成する。その際、分離領域１４は引延ばし
拡散によつて表面濃度が固溶度以下に低下してい
るので、アノード領域１５形成用不純物のデポジ
ツトが可能である。具体的には、NPNトランジ
スタのベース拡散等が利用でき、拡散後のアノー
ド領域１５の表面濃度は５×1018atoms・cm-3程
度となる。結果、分離領域１４とアノード領域１
５とが重畳した部分のボロンＢの不純物濃度は、
両者のボロンＢが加算されて5.1×1016〜６×
1018atoms・cm-3となる。その後、アノード領域
１５表面に再度熱拡散により表面濃度
1020atoms・cm-3程度のカソード領域１６を形成
して、第３図に示す如き濃度プロフアイルを有す
る本願のダイオードが製造される。
ード領域１５が再度ボロンＢのデポジツト及びド
ライブインという一般的な拡散手法により形成さ
れる。即ち、アノード拡散は、まずシート抵抗
Rs＝200Ω・cm-2と、分離拡散時よりは低い不純
物濃度でボロンＢのデポジツト（初期拡散）が行
なわれ、続いて1200℃、３〜４時間の熱処理（引
延ばし拡散）により拡散深さ１〜2μｍの拡散領
域を形成する。その際、分離領域１４は引延ばし
拡散によつて表面濃度が固溶度以下に低下してい
るので、アノード領域１５形成用不純物のデポジ
ツトが可能である。具体的には、NPNトランジ
スタのベース拡散等が利用でき、拡散後のアノー
ド領域１５の表面濃度は５×1018atoms・cm-3程
度となる。結果、分離領域１４とアノード領域１
５とが重畳した部分のボロンＢの不純物濃度は、
両者のボロンＢが加算されて5.1×1016〜６×
1018atoms・cm-3となる。その後、アノード領域
１５表面に再度熱拡散により表面濃度
1020atoms・cm-3程度のカソード領域１６を形成
して、第３図に示す如き濃度プロフアイルを有す
る本願のダイオードが製造される。
この様に、アノード領域１５とエピタキシヤル
層１２に比べて浅く形成されるので、分離領域１
４よりは低濃度の不純物拡散で短時間で形成され
る。このためアノード領域１５の形成工程ではエ
ピタキシヤル層１２表面に新たな結晶欠陥が生じ
ることが無く、しかも分離領域１４表面に発生し
ていた多くの結晶欠陥はアノード領域１５の低濃
度不純物拡散時にアニールされて減少するのであ
る。従つてアノード領域１５は分離領域１４に重
ねて形成され重なつた部分の不純物濃度が分離領
域１４よりも高くなるにも拘わらず、その表面の
結晶欠陥は分離領域１４表面より大幅に減少す
る。この結果、第４図に実線で示す如く良好なツ
エナー特性が得られ、従来よりその特性を大幅に
改善できる。
層１２に比べて浅く形成されるので、分離領域１
４よりは低濃度の不純物拡散で短時間で形成され
る。このためアノード領域１５の形成工程ではエ
ピタキシヤル層１２表面に新たな結晶欠陥が生じ
ることが無く、しかも分離領域１４表面に発生し
ていた多くの結晶欠陥はアノード領域１５の低濃
度不純物拡散時にアニールされて減少するのであ
る。従つてアノード領域１５は分離領域１４に重
ねて形成され重なつた部分の不純物濃度が分離領
域１４よりも高くなるにも拘わらず、その表面の
結晶欠陥は分離領域１４表面より大幅に減少す
る。この結果、第４図に実線で示す如く良好なツ
エナー特性が得られ、従来よりその特性を大幅に
改善できる。
また、本願のダイオードが特性向上する他の理
由として、(1)分離領域１４の表面デプリートをア
ノード領域１５の濃度プロフアイルが補償するこ
と、(2)結晶欠陥を有する分離領域１４表面のシリ
コン結晶がアノード領域１５形成時の酸化膜１９
生成の為に消費されること、があげられる。
由として、(1)分離領域１４の表面デプリートをア
ノード領域１５の濃度プロフアイルが補償するこ
と、(2)結晶欠陥を有する分離領域１４表面のシリ
コン結晶がアノード領域１５形成時の酸化膜１９
生成の為に消費されること、があげられる。
(ト) 発明の効果
以上に説明した如く、本発明に依れば分離領域
１４表面に重ねてアノード領域１５を形成し、該
アノード拡散により分離領域１４の結晶欠陥をア
ニールして除去するので、第４図に示す如く表面
リークの少い、良好なツエナー特性を有するダイ
オードを得ることができる。また本発明は分離領
域内に良好なツエナーダイオードを得ることによ
りモノリシツク集積回路の集積度向上に寄与でき
る有益なものである。
１４表面に重ねてアノード領域１５を形成し、該
アノード拡散により分離領域１４の結晶欠陥をア
ニールして除去するので、第４図に示す如く表面
リークの少い、良好なツエナー特性を有するダイ
オードを得ることができる。また本発明は分離領
域内に良好なツエナーダイオードを得ることによ
りモノリシツク集積回路の集積度向上に寄与でき
る有益なものである。
第１図は本発明のダイオードを説明する断面
図、第２図は従来のダイオードを説明する断面
図、第３図は本発明ダイオードの濃度プロフアイ
ルを示す特性図、第４図は従来と本発明のツエナ
ー特性を示す特性図である。 １１は半導体基板、１２はエピタキシヤル層、
１３は島領域、１４は分離領域、１５はアノード
領域、１６はカソード領域、１７はアノード電
極、１８はカソード電極である。
図、第２図は従来のダイオードを説明する断面
図、第３図は本発明ダイオードの濃度プロフアイ
ルを示す特性図、第４図は従来と本発明のツエナ
ー特性を示す特性図である。 １１は半導体基板、１２はエピタキシヤル層、
１３は島領域、１４は分離領域、１５はアノード
領域、１６はカソード領域、１７はアノード電
極、１８はカソード電極である。
Claims (1)
- １ 一導電型の半導体基板と該基板上に設けられ
た逆導電型のエピタキシヤル層と該エピタキシヤ
ル層を貫通して複数の島領域を形成する一導電型
で高濃度不純物拡散による分離領域とを備えたモ
ノリシツク集積回路に於いて、前記分離領域に重
ねて一導電型で低濃度不純物拡散によるアノード
領域を設け、前記低濃度不純物拡散時のアニール
により前記分離領域の結晶欠陥を除去し、前記ア
ノード領域内に逆導電型のカソード領域を形成す
ることを特徴とするモノリシツク集積回路に組込
まれるダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185669A JPS62115784A (ja) | 1986-08-07 | 1986-08-07 | モノリシツク集積回路に組込まれるダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61185669A JPS62115784A (ja) | 1986-08-07 | 1986-08-07 | モノリシツク集積回路に組込まれるダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62115784A JPS62115784A (ja) | 1987-05-27 |
| JPH0125233B2 true JPH0125233B2 (ja) | 1989-05-16 |
Family
ID=16174800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61185669A Granted JPS62115784A (ja) | 1986-08-07 | 1986-08-07 | モノリシツク集積回路に組込まれるダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62115784A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2533855B2 (ja) * | 1986-06-11 | 1996-09-11 | 沖電気工業株式会社 | 半導体集積回路装置 |
-
1986
- 1986-08-07 JP JP61185669A patent/JPS62115784A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62115784A (ja) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05145076A (ja) | ウエーハ・ボンデイングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| JPS61208869A (ja) | 半導体装置及びその製造方法 | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| KR0171128B1 (ko) | 수직형 바이폴라 트랜지스터 | |
| JPH0125233B2 (ja) | ||
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPH0577294B2 (ja) | ||
| JPS5961191A (ja) | 半導体装置の製造方法 | |
| JPH0671074B2 (ja) | 半導体装置 | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JPS62193143A (ja) | 半導体集積回路装置の製造方法 | |
| JP2857206B2 (ja) | 縦型サイリスタの製造方法 | |
| JP3138356B2 (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 | |
| JPS62295434A (ja) | 半導体集積回路の接合分離構造 | |
| JPS6377144A (ja) | 半導体集積回路 | |
| JPS62216357A (ja) | 半導体集積回路の製造方法 | |
| JPS6074476A (ja) | 半導体装置の製造方法 | |
| JPS62139355A (ja) | 半導体装置 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS62193142A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0661237A (ja) | 半導体装置 | |
| JPS63164462A (ja) | 半導体装置 | |
| JPH0439787B2 (ja) | ||
| JPS6221212A (ja) | 半導体装置の製造方法 |