JPS62193178A - Ｓｏｉ型ｍｏｓｆｅｔの製造方法 - Google Patents

Ｓｏｉ型ｍｏｓｆｅｔの製造方法

Info

Publication number
JPS62193178A
JPS62193178A JP61033752A JP3375286A JPS62193178A JP S62193178 A JPS62193178 A JP S62193178A JP 61033752 A JP61033752 A JP 61033752A JP 3375286 A JP3375286 A JP 3375286A JP S62193178 A JPS62193178 A JP S62193178A
Authority
JP
Japan
Prior art keywords
layer
energy beam
region
gate electrode
absorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61033752A
Other languages
English (en)
Other versions
JPH0738448B2 (ja
Inventor
Ryoichi Mukai
良一 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61033752A priority Critical patent/JPH0738448B2/ja
Publication of JPS62193178A publication Critical patent/JPS62193178A/ja
Publication of JPH0738448B2 publication Critical patent/JPH0738448B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 Ｓｏｌ型ＭＯ３ＦＥＴの製造方法であって、再結晶化の
過程で結晶粒のない領域を形成すると共にこの領域に自
己整合によりチャネル部とＬＤＤ部を形成するようにし
たものである。
〔産業上の利用分野〕
本発明はＳｏｌ型ＭＯＳＦＥＴの製造方法に関する。
Ｓｏｌ型ＭＯ３ＦＥＴは、絶縁体の基板の上にシリコン
層を形成しそこにソース電極（Ｓ）とドレイン電極（Ｄ
）を配置すると共にＳとＤ間にゲート電極（Ｇ）を設け
たものである。
このＳｏｌ型ＭＯ３ＰＥＴは、高集積化、高耐圧化、高
速化、三次元化等が可能であるという種々の利点を有す
るものである。
しかし、このＦＥＴのシリコン層でキャリア輸送が行わ
れる領域に、結晶粒（Ｇｒａｉｎ）の境界（Ｂｏｕｎｄ
ａｒｙ）である結晶粒界（Ｇｒａｉｎ　Ｂｏｕｎｄａｒ
ｙ）が生成するとこの結晶粒界でキャリヤが散乱したり
、深い準位が生じ、ｓｏｒ型ＭＯＳＦＥＴの電気的特性
が低下する。
従って、キャリア輸送領域には結晶粒界が存在しないよ
うこれを排除する必要がある。
〔従来の技術〕
従来、再結晶化法によって結晶粒界が存在しない領域の
大きさとその位置の制御は行なわれていなかった。
即ち、第≠図（Ａ）に示すように、矢印方向にエネルギ
線例えばレーザ光をスキャニング照射し、一旦結晶粒を
液化し再び固化する無数の結晶粒界ｇｂが形成されたシ
リコン層が得られる。この再結晶の過程で結晶粒の拡大
化が図られている。図中Ｒはトランジスタ領域を示す。
〔発明が解決しようとする問題点〕
ところが、上述した従来の製造方法ではチャネル領域に
結晶粒界が位置することがある。
例えば、第８４図（Ｂ）の左方の図に示すように結晶粒
界ｇｌ）＋が長手方向に平行となる場合と、同図の右方
の図に示すようにｇｂｚが横手方向に存在する場合であ
る。
前者の場合は、ｇｂ＋に沿ってソース又はドレイン層の
ドーパントの増速拡散が生じ掻端なときはショートする
。また後者の場合はｇｂｚの存在によりキャリアの散乱
が起こり移動量が低下する。
即ち、従来は、電気的特性に悪影響を及ぼすという問題
点があった。
〔問題点を解決するための手段〕
本発明の目的は、上記問題点を解決し電気的特性に悪影
響を及ぼさないｓｏｒ型ＭＯＳＦＥＴの製造方法を提供
することにある。
そのための手段は、結晶粒界のない領域に相当する範囲
が突出した熱伝導を制御する層をシリコン層上に形成し
、さらにその上にエネルギ線吸収層を形成し、該エネル
ギ線吸収層の上方から、エネルギー線を照射することに
より再結晶過程で上記突起部分に対応したシリコン層領
域に結晶粒界が形成されないようにし、この内部に自己
整合によりチャネル部とＬＤＤ部を形成するようにした
ものである。
〔作　用〕
上記のとおり、本発明によれば再結晶化の過程で結晶粒
界の発生が阻止された領域をシリコン層中に形成できる
。
従って、ＳとＤの間でＧの下に結晶粒界が存在する場合
がなくなって、ドーパントの増速拡散又は散乱が生じな
くなるので、電気的特性に悪影響を及ぼすことがなくな
った。
〔実施例〕
以下、本発明を、実施例により添付図面を参照して、説
明する。
第１図は本発明の実施例を示す図である。
第１図（Ａ）は断面（財）であり、絶縁体基板１上に形
成したシリコン層２の上表面に突起部３１を有する熱伝
導制御層３が更にその上にエネルギ線吸収層４が積層さ
れている。
このエネルギ線吸収層４の上方から、エネルギ線５をス
キャニング照射する（第３図（Ａ））。
このとき、レーザ光を吸収して発熱したエネルギー線吸
収層４より熱伝導制御Ｎ３を通してシリコン層２ヘヒー
トフローが起こる。２のヒートフローの量は突起部３１
以外の方が多くなるので、温度分布は第１図ＣＢ）に示
すようになり、突起部３１の下方のシリコン層内部２１
では結晶粒界が発生しない（第３図（Ｂ））。つまり、
この温度′分布を形成することによって、核成長の初ま
る場所を定義し、同時に結晶粒の大きさも定義したので
ある。
その後、上記エネルギ線吸収Ｎ４をはく離する（第３図
（Ｃ））。
そして、露出した熱伝導制御層３　（第１図（Ａ））を
イオン注入用マスクとしたドーピングを行い、ソースと
ドレイン領域を形成した後、（第３図（Ｄ））該制御層
３をは（離する。
次に素子分離すると共にゲート酸化膜６を形成する（第
３図（Ｅ））。
最後に、結晶粒界が存在しない領域２１より幅の狭いゲ
ート電極６を形成し、これをマスクとしてＬＤＤ部８，
９を形成する（第３図（Ｆ）、第２図）。
即ち、ゲート電極を用いた自己整合によりＬＤＤ部を形
成する。このＬ　Ｄ　Ｄ　（Ｌ　ｉｇｈｔｌｙ　Ｄｏｐ
ｅｄＤｒａｉｎ）部は不純物量がドレインの約１／１０
０で、電界の果菜中を抑えて耐圧を向上させる働らきが
ある。
以後は、通常のＭＯＳＦＥＴと同じ工程により製品とし
て完成する。
〔発明の効果〕
上記のとおり、本発明によれば再結晶化の過程で結晶粒
界の発生が阻止された領域をシリコン層中に形成できる
。
従って、ＳとＤの間でＧの下から結晶粒界を排除でき、
ドーパントの増速拡散又はキャリアの散乱が生じなくな
るので、電気的特性に悪影響を及ぼすことがなくなった
。
【図面の簡単な説明】
第１図は本発明の実施例を示す図（その１）、第２図は
本発明の実施例を示す図（その２）、第３図は本発明に
よる工程図、第４図は従来技術の説明図である。 ■・・・絶縁体基板、　　２・・・シリコン層、３・・
・熱伝導制御層、 ４・・・エネルギ線吸収層、 ２１・・・結晶粒界の存在しない領域、３１・・・突起
部。

Claims (1)

  1. 【特許請求の範囲】 絶縁体基板上に形成したシリコン層の上表面に、突起部
    を有する熱伝導制御層を更にその上にエネルギ線吸収層
    を形成し、 該エネルギ線吸収層の上方からエネルギ線を照射するこ
    とにより上記突起部の下方に対応したシリコン層領域に
    結晶粒界の存在しない領域を形成した後にエネルギ線吸
    収層を除去し、露出した熱伝導制御層をマスクとしてソ
    ースとドレイン形成のためにドーピングを行い、更に上
    記結晶粒界の存在しない領域の幅より狭いゲート電極を
    設け、さらにこれをマスクとしてドーピングを行い自己
    整合によりＬＤＤ部を形成することを特徴とする、ＳＯ
    Ｉ型ＭＯＳＦＥＴの製造方法。
JP61033752A 1986-02-20 1986-02-20 Ｓｏｉ型ｍｏｓｆｅｔの製造方法 Expired - Lifetime JPH0738448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61033752A JPH0738448B2 (ja) 1986-02-20 1986-02-20 Ｓｏｉ型ｍｏｓｆｅｔの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61033752A JPH0738448B2 (ja) 1986-02-20 1986-02-20 Ｓｏｉ型ｍｏｓｆｅｔの製造方法

Publications (2)

Publication Number Publication Date
JPS62193178A true JPS62193178A (ja) 1987-08-25
JPH0738448B2 JPH0738448B2 (ja) 1995-04-26

Family

ID=12395156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61033752A Expired - Lifetime JPH0738448B2 (ja) 1986-02-20 1986-02-20 Ｓｏｉ型ｍｏｓｆｅｔの製造方法

Country Status (1)

Country Link
JP (1) JPH0738448B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338697A (en) * 1989-12-01 1994-08-16 Seiko Instruments Inc. Doping method of barrier region in semiconductor device
US5532185A (en) * 1991-03-27 1996-07-02 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338697A (en) * 1989-12-01 1994-08-16 Seiko Instruments Inc. Doping method of barrier region in semiconductor device
US5532185A (en) * 1991-03-27 1996-07-02 Seiko Instruments Inc. Impurity doping method with adsorbed diffusion source
WO2002009192A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, el display device, semiconductor film producing method, and semiconductor device producing method
US6906346B2 (en) 2000-07-24 2005-06-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device

Also Published As

Publication number Publication date
JPH0738448B2 (ja) 1995-04-26

Similar Documents

Publication Publication Date Title
JP3032138B2 (ja) 高密度ｍｏｓ型電力装置の製造方法およびこの方法により製造された高密度ｍｏｓ型電力装置
KR100396966B1 (ko) 박막트랜지스터장치의제조방법
US4994869A (en) NMOS transistor having inversion layer source/drain contacts
JPS62113474A (ja) 半導体集積回路の製造方法
US5838027A (en) Semiconductor device and a method for manufacturing the same
JPS6269562A (ja) 電界効果トランジスタ装置およびその製造方法
JPS5891621A (ja) 半導体装置の製造方法
US6140164A (en) Method of manufacturing a semiconductor device
JP2677987B2 (ja) 半導体集積回路装置の製造方法
JPS62193178A (ja) Ｓｏｉ型ｍｏｓｆｅｔの製造方法
JPS62193177A (ja) Ｓｏｉ型ｍｏｓｆｅｔの製造方法
JPH10270680A (ja) Ｍｏｓゲート半導体装置
US5047361A (en) NMOS transistor having inversion layer source/drain contacts
JPS62104172A (ja) 半導体装置の製造方法
JP2808749B2 (ja) 半導体基板への接合形成方法
JPS58192381A (ja) Ｍｏｓ電界効果トランジスタの製造方法
JPS6344769A (ja) 電界効果型トランジスタ及びその製造方法
JPH03139826A (ja) 半導体装置の製造方法
JPH04251939A (ja) 半導体装置及びその製造方法
KR100274886B1 (ko) 박막 트랜지스터 및 그 제조방법
JPH01128575A (ja) 半導体装置の製造方法
JP2007173421A (ja) 半導体装置及びその製造方法
JPS62198162A (ja) Ｍｏｓトランジスタ及びその製造方法
JPH0455349B2 (ja)
JPS58101466A (ja) 半導体装置の製造方法