JPS62196908A

JPS62196908A - 増幅回路

Info

Publication number: JPS62196908A
Application number: JP61039537A
Authority: JP
Inventors: Hidehiko Aoki; 英彦青木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-02-25
Filing date: 1986-02-25
Publication date: 1987-08-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は、増幅回路に係り、特にその出力オフセット
電圧をＯに保つための直流帰還回路の改良に関する。

（従来の技術）周知のように、演算増幅器（以下ｏｐアンプという）を
用いた帰還形の増幅回路は、一般に、第６図に示すよう
に構成されている。なお、第６図は、この増幅回路をＩ
Ｃ（集積回路）化した状態で示すものである。すなわち
、入力ピン１１に供給された入力信号は、入力バイアス
用の抵抗Ｒ１を介してＯＰアン７’ＪＺの非反転入力端
（＋）に供給され、出力ピン１３から出力されるように
なされている。

このとき、ＯＰアンプ１２の出力信号は、帰還用の抵抗
Ｒ２＊　Ｒ３及び外付は用ビン１４と接地端との間に介
挿接続された直流カット用のコンデンサＣ１を介して、
ＯＰアンプ１２の反転入力端（−）に帰還されている。

この増幅回路の入出力特性は、入力信号及び出力信号の
電圧レベルをそれぞれＶＩＮ　、ｖｏｕＴとし、ＯＰア
ンプ１２の利得が十分に大きいとすると、となる。そし
て、コンデンサＣ１の影響が無視できる程十分に高い周
波数帯域においては、この回路は、利得Ｇｖが、なる増幅回路として動作する。また、Ｒｚ＞Ｒｓとする
と、この回路の低域カットオフ周波数ｆｑは、となる。

ここで、上記各抵抗Ｒ２、Ｒ，及びコンデンサＣＩの実
際的な値について考えると、実用上、抵抗Ｒ２は数にΩ
〜数十にΩ、抵抗Ｒ３は数十Ω〜数百Ω、コ／デ／すＣ
１は数μＦ〜数百μＦの範囲で設定される必要がある。

例えば、利得ＣＶを４０ｄＢ。

Ｒｚ＝１０にΩ、Ｒ，＝１００Ω、　ｆｃ　＝　１６Ｈ
ｚとすると、コン７″／すＣ１の値は１００μＦとなる
。

そして、上記コンデンサＣ１としては、現状では１００
μＦという容量を満足させるために電解コンデンサを使
用するようにしているが、電解コンデンサは低温で容量
の低下や損失の増大が著しく、信頼性に欠けるとともに
、形状も犬きく経済的に不利になるという問題を有して
いる。このため、コンデンサＣ１として、できるだけ小
形で経済性に優れたものを使用することが望まれており
、できればセラミックコンデンサを使用することが望ま
れているが、セラミツクコ／７″ンサの最大容量０．０
５〜０．１μＦ程度であるので、到底使用することがで
きないものである。

また、抵抗ＲＺ＊Ｒ３の値を仮に１０倍にしたとしても
、コンデンサＣ１の値は１０μＦであり、まだまだセラ
ミックコンデンサを使用することができる容量ではない
。そして、これ以上抵抗Ｒ２゜Ｒ３の値を大きくするこ
とは、ノイズの発生の点で好ましくないとともに、ＩＣ
化する場合高抵抗は大面積を必要とするので不向きとな
るものである。

なお、ＯＰアン７’１２の利得Ｇｖが低い場合には、コ
ンデンサＣ１を取り去ってもよいが、利得Ｇｖがある程
度以上に高くなると、出力オフセット電圧が問題となっ
てくるので、コンデンサｃ１を取り去ることはできなく
洩るものである。

そこで、従来より、第７図に示すように、外付けのコン
デンサとしてセラミックコンデンサのような小容量のコ
ン７′／すを使用できるようにした増幅回路が考えられ
ている。すなわち、この回路は、第６図と同一部分に同
一記号を符して説明すると、抵抗Ｒ１＃Ｒ１１よりなる
通常の帰還回路の外に、抵抗Ｒ４，ＯＰアン７６１５及
び一対の外付は用ビン１６．１７間に接続されたコンデ
ンサＣ２よりなる積分回路Ｊ８と、抵抗Ｒ５〜Ｒ７及び
ＯＰアンプ１９よりなる反転増幅回路２ｏとから構成さ
れた帰還回路を設けるようにしたものである。

この増幅回路の入出力特性は、％ＯＰアンプ１２、Ｊ５
，１９の利得が十分に犬きく、かりＲ，、Ｒ７＞Ｒ，で
あるとすると、となり、コンデンサＣ２の影響が無視できる程十分に高
い周波数帯域においては、この回路は、利得ＧＶがなる増幅回路として動作し、第６図に示したものと同様
となる。また、この回路の低域カットオフ周波数ｆｃは
、となる。

ここで、第６図の場合と同様に、各抵抗Ｒ２〜Ｒ，及び
コンデンサＣ２の実際的々値について考えると、実用上
、抵抗Ｒ，，Ｒ１Ｉ−ｗＲ７は数にΩ〜数十にΩ、抵抗
Ｒ３は数十Ω〜数百０．抵抗Ｒ４は数十にΩ〜数百にΩ
、コンデンサＣ２は０．０１μＦ〜数μＦの範囲で設定
されるように彦る。例えば、利得Ｇｖを４０ｄＢ、Ｒ，
：Ｒ，＝ｌγ＝】ＯｋΩ、Ｒ３＝】　００Ω、Ｒ４＝１
００にΩ＃　　Ｒ５＝＝２０ｋＱＩｆｃ＝１６Ｈｚとす
ると、コンデンサＣ２の値は０．０５μＦとなり、セラ
ミックコンデンサを使用することができるようになるも
のである。

しかしながら、第７図に示した従来の増幅回路では、Ｉ
Ｃ化した場合、２つの外付は用ビン１６゜１７が必要で
、第６図に示すものに比してピン数が増加するという問
題を有している。また、抵抗Ｒ４が高抵抗であるため、
この抵抗Ｒ４によって発生する熱雑音がＯＰアンプ１５
の出力に発生し、これがＯＰアンプ１９を介してＯＰア
ンゾＪ２に供給されるので、結局ＯＰアンプ１２自身の
発生ノイズを少なくしても、増幅回路全体としてノイズ
が大きいものになってしまうという不都合が生じる。さ
らに、このノイズは、ＯＰアンｆ１５が積分回路１８を
構成していることから、周波数が低い程大きくなるもの
である。

（発明が解決しようとする問題点）以上のように、従来の増幅回路では、帰還用のコンデン
サが大容量になったり、また小容量のコンデンサを用い
るようにしてもＩＣ化した場合にピン数が増加したゆノ
イズが多くなりたりするという問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、帰還用のコンデンサとして小容量のコンデンサを使用
することができ、しかもＩＣ化した場合のピン数の増加
やノイズの増大を抑え得る極めて良好な増幅回路を提供
することを目的とする。

〔発明の構成〕

（問題点を解決するための手段）すなわち、この発明に係る増幅回路は、増幅器の出力信
号を帰還回路を介して増幅器の入力端に帰還する増幅回
路において、増幅器の出力信号を第１及び第２の電流出
力形層幅器を直列に介して増幅器に帰還するとともに、
第１及び第２の電流出力形層幅器の接続点と基準電位点
との間にコンデンサを介在させるようにしたものである
。

（作用）上記のような構成によれば、増幅器からの出力信号が供
給される第１の電流出力形層幅器とその出力端に接続さ
れたコンデンサとが積分回路を構成し、積分特性つまり
直流において無限大の利得を持ち、周波数が高くなる程
利得が小さく々るという特性を示すようになる。そして
、この積分回路の出力電流が第２の電流出力形層幅器を
介して上記増幅器に供給されることにより、１つの帰還
ループが形成される。

このため、上記積分回路において、直流利得が無限大で
あるので増幅器の出力オフセット電圧は０に保たれると
ともに、周波数が高くなると積分回路の利得が小さくな
り、ある周波数以上では、上記帰還ループは存在しない
とみなすことができるようになる。このカットオフ周波
数は、積分回路の時定数、第２の電流出力形層幅器の伝
達コンダクタンス、増幅器の利得等によって決定される
が、増幅器の利得に対して第２の電流出力形層幅器の伝
達コンダクタンスを適切な値に設定することにより、カ
ットオフ周波数を積分回路の時定数で決まる周波数と同
じ値にすることができる。そして、積分回路の時定数は
、第１の電流出力形層幅器の伝達コンダクタンスとコン
デンサの容量とで決定されるが、第１の電流出力形層幅
器の伝達コンダクタンスを回路的に小さな値にすること
は容易に可能であることから、コンデンサが小容量のも
のでも使用可能となるものである。

（実施例）以下、この発明に係る増幅回路をＩＣ化した場合の一実
施例について図面を参照して詳細に説明する。第１図に
おいて、２１は入力信号ＶＩＮの供給される入力ピンで
ある。この入力ピン２１は、入力バイアス用の抵抗も１
を介して接地され乙とともに、ＯＰア／プ２２の非反転
入力端（＋）に接続されている。そして、このＯＰアン
プ２２の出力端は、出力ピン２３に接続されるとともに
、抵抗Ｒ１２を介して該ＯＰア／プ２２の反転入力端（
−）に接続されている。

また、上記ＯＰアンｆｚｚの牝力端は、電流出力形層幅
器（以下σ□アンプという）２４の非反転入力端（＋）
に接続されている。この箱アンプの反転入力端（−）は
接地され、出力端は外付は用ピン２５及びコンデンサＣ
１ｌを介して接地されるとともに、ｇｍアンゾ２６の非
反転入力端（＋）に接続されている。

そして、このｇｍｍアップ６の反転入力端（−）は接地
され、出力端は上記ＯＰアンプ２２の反転入力端（−）
に接続されるとともに、抵抗Ｉｔｔｓを介して接地され
ている。

この回路の入出力特性は、出力ビン２３に発生される出
力信号をＶＯＵＴとしσ。アンプ２４．２６の伝達コン
ダクタンスをそれぞれｇｍｌ　ｔσ□とし、ＯＰアンプ
２２の利得が十分に大きいとすると、Ｒ１，＋Ｒ１３となる。そして、コンデンサＣＩ＆１の影響が無視でき
る程十分に高い周波数帯域で！、この回路は、利得ＧＶ
が、の増幅回路として動作する。また低域カットオフ周波数
ｆｃは、となる。

ここで、各９ｍアンプ２４．２６の伝達コンダクタンス
Ｑｍｘ　ｅ　Ｑｍｓ抵抗Ｒ１□、Ｒ１３及びコンデンサ
Ｃ１ｌの実際的な値について考える。すなわち、抵抗Ｒ
１！１Ｒ１３は、従来と同様に数にΩ〜数十にΩ、数十
Ω〜数百０の範囲で設定するとすると、例えば利得Ｇｖ
を４　ｏｄＢ、　Ｒ１，＝　］ＯｋΩ＃　Ｒ１３＝１０
０Ωｅｆｃ＝］　６　Ｈｚ　ｅ　ｇＴｎｚ　＝＝　１０
０μｓ（シーメンス）とした場合、（Ｃ１ｔ／ｇｍｔ　
）の値は上式より約９．９Ｘ］０−’含となる。このため、例えばコンデンサー１を０．０５μ
Ｆとすると、１７ｍｘ中５μｓ（シーメンス）となる。

そして、上述した６値は、回路的に容易に実現すること
ができる値であり、コンデンサＣｔｔの０．０５μＦは
セラミックコンデンサを十分に使用できる値である。

また、第１図から明らかなように、外付は用−ン２５は
１つで済むことになる。さらに、ノイズに関しては高抵
抗を使用していないため、熱雑音が発生することはなく
、ｇ、ＴＩアンプ２４で発生されるノイズも、ｇｍアン
ｆｘ４をノイズに対して最適となるように設計すれば十
分小さく抑えることができるものである。また、１７ｍ
アンプ２４とコンデンサＣｔｔとから構成される積分回
路は、直流利得が無限大であるため、原理的に出カビ／
２３に発生する出力オフセット電圧をＯに保つことがで
きるものである。

したがって、上記実施例のような構成によれば、コンデ
ンサＣ１１として小容量のコンデンサ（例えばセラミッ
クコンデンサ等）を使用することができるとともに、Ｉ
Ｃ化した場合の外付は用ピン２５が１つで済み、ノイズ
の増大を抑えることができ、さらに出力オフセット電圧
をＯに保つことができるようになるものである。

なお、Ｑｍアンゾ２６としては、電圧出力形増幅器の出
力端に直列に抵抗を接続したもので代替することができ
ることはもちろんである。

第２図は、第１図を具体的な回路素子で構成した一例を
示すものである。すなわち、トランジスタＱｌｔ〜Ｑｔ
ｏ及び抵抗Ｒ１４〜Ｒ２１よりなる回路がＯＰアンプ２
２を構成し、トランジスタＱ２０〜Ｑ２９．ダイオード
Ｄ１１　ｅ　Ｄｔｚ及び抵抗Ｒ２２〜Ｒ３、よりなる回
路がｙｍア／ゾ２４を構成し、トランジスタＱｉｏ　ｒ
　Ｑ３１及び抵抗ａＳＳよりなる回路がｆｆｍアンｆｚ
ｓを構成しているものである。

また、抵抗Ｒ１７は、ＯＰア／プ２２の出力端から反転
入力端（トランジスタＱ１２のペース）への帰還抵抗で
あり、抵抗ＲＩＭはその分圧抵抗である。

ここで、ＯＰア／プ２２は一般的々ものであるので、そ
の説明を省略する。また、第２図に示しりｇ□アンプ２
４は、その伝達コンダクタンスＱｍｔを小さく、かつ歪
を小さくしたいときに用いられる回路で、差動回路が２
段で構成されている。す々わち、１段目の差動回路を構
成するトランジスタＱ２Ｇ　＋　Ｑ２１の各エミッタは
、抵抗Ｒ２４を介して接続されており、該各エミッタに
はそれぞれ別の定電流源（トランジスタＱ２７　、Ｑｚ
ｓ　）が接続されている。

また、この１段目の差動回路は、ダイオードＤｌｌ　＊
　Ｄｔｚを負荷としており、そこに２段目の差動回路を
構成するトランジスタＱ２３　ｅ　Ｑｚａが接続されて
いる。このトランジスタＱ２３　＋　（ｈ４の各エミッ
タは直接接続されて定電流源（トランジスタＱ２９）に
接続されている。また、この２段目の差動回路は、トラ
ンジスタ（ｈｓ　ｅ　Ｑｚｓよりなるカレントミラー回
路を負荷としている。

このような構成のｇ０アンプ２４において、°とし、か
つＩｃｚｙ＝　Ｉｃｚｓ　＞ＩＣ２９（Ｉｃｚｓ・Ｉｃｔｅ：トランジスタ（ｈｓ・Ｑｕのコ
レクタ電流）とすると、伝達コンダクタンスＱｍｌは、
となる。

また、７ｍアンプ２６は、ｙｍアンプ２４及びコンデン
サｃｉｔよりなる積分回路の積分特性を損なわないよう
に、２段インバーテツド・ダーリントン接続されており
、その入力インピーダンスＺｉｎは。

Ｚｉｎ中ｈｆｅ３６−ｈｆｅ３ｌ−Ｒ３２となる。

そして、この第２図に示す回路の入出力特性は、σｍ２
　＝□ であるので、Ｒ１フ＋Ｒ１１ｌとなる。そして、コンデンサＣｔｔの影響が無視できる
程十分に高い周波数帯域では、この増幅回路は、利得Ｇ
Ｖがなる増幅器として動作する。また、低域カットオフ周波
数ｆｃは、となる。

ここで、具体的々例として、Ｇｙ　＝　４　ｄＢ　ｅ　
Ｒ１７”　Ｒ３！　＝１０　ｋｎ、Ｒ１，＝１００Ωｅ
　ｆｃ　＝１６　Ｈｚ　　とすると、（Ｃ１ｌ／　Ｕｍ
ｘ　）　（これが積分回路の時定数となる）の値は約９
．９Ｘ１０”’となる。そして、今、Ｃ＋ｔ　＝　０．
０５　ｐＦとすると、ｇｍｌ＝５μｓ（シーメンス）と
なる。そこで、このｊ７ｍｔ　＝　５μｓを実現するた
めの抵抗Ｒ１！〜Ｒ２４及びトランジスタＱｎ　＋　Ｑ
３１のコレクタ電流ＩＣＨｅ　ＩＣ３１の組み合わせの
一例として、Ｒ２！　＝１５　ｋｎ　ｅ　ＲＨ＝５　Ｍ
ｌ　＊　ＲＨ＝］　ＯｋＯ１Ｉｃ＊ｓ＝　５０μＡ　＊
　１（３１＝　］　ＯμＡという組み合わせが考えられ
るが、この値は回路的に簡単に実現することができるも
のである。

なお、９ｍアンプ２６の入力インピーダンスＺｉｎがａ
ｍアンプ２４の（１／ｇｍｔ　）よりも十分に高くない
と１上述した低域カットオフ周波数ｆｃの式は異なった
ものになってしまうが、であり、ｈｆ＠３６＝ｈｆ＠３１＝２００とすれば、Ｚ
ｉｎ＝２００Ｘ２００Ｘ］ＯＭｌ＝４００Ｍｎとなり、
十分になる関係を満足しているので、何ら問題の生じないもの
である。

次に、第３図は、この発明をインスッルメンテー／ヨン
アンプに適用した一例を示すものである。

すなわち、トランジスタＱ３２〜Ｑ４５及び抵抗Ｒ３３
〜Ｒ４１よりなる回路が、入力ピンｚｖ、ｚｇＫ供給さ
れた入力信号ＶＩＮ””　ｐ　ＶＩＮ＋を増幅して出力
ピン２９に出力する増幅器３ｏを構成し、トランジスタ
Ｑ４１１〜Ｑａｏ　、ダイオードＤＩｓ　ｒ　Ｄ１４及
び抵抗Ｒ４１１”　Ｒ６４よりなる回路が、外付はピン
３ノと接地端との間に介在されたコンｙ”ｙ？ｃ１２と
ともに積分回路を構成するａｍアンプ３２を構成し、ト
ランジスタＱｍ、ｔ　Ｑｓｚ及び抵抗ＲＳＳよりなる回
路が２段目のａｍアング３３を構成しているものである
。

ここで、増幅器３０は、インスッルメンテーショノアン
プ形式に構成されており、トランジスタ’Ｑ３２　ｅ　
Ｑｓｓの各ベースがそれぞれ非反転入力端及び反転入力
端となされ、出力信号は抵抗Ｒ３９を介してトランジス
タＱｓｓのベースに帰還されている。

そして、出力電圧ｖｏυ丁の直流成分は、Ｒ３７Ｒ３９Ｒ３１１Ｒ４０と設定することにより、接地レベルつまり「０」にする
ことができる。

また、ｇ□アンプ３２は、基本的には第２図に示したａ
ｍアンゾ２４と同じであるが、トランジスタＱ、。。

ＱＳＩのもエミッタ間に抵抗Ｒ５γを介在させ、トラン
ジスタＱｓｏの出力を利用せずにトランジスタＱｓｓの
出力のみを利用するようにしていることにより、上記９
ｍアンプ２４よりもさらに小さな伝達コンダクタンスｇ
ｍ１が容易に得られるようにしたものである。

さらに、１ｍアンプ３３は、ＮＰＮ形のトランジスタＱ
６、及びＰＮＰ形のトランジスタＱｓｚによって、イン
バーテツド・ダーリントン接続を行なって入力インピー
ダンスを高めており、出力信号は増幅器３０の反転入力
端であるトランジスタＱｓｓのベースに供給されている
。

第３図に示す回路の入出力特性はｓｇｍアンｆｓｓの伝
達コンダクタンス１７ｍ２が１７’Ｒ６ｇであるので、
Ｒ３，＋Ｒ４Ｇとなり、コンデンサＣ１２の影響が無視できる程十分に
高い周波数帯域においては、この回路は、利得Ｇｖがなる増幅回路として動作する。また、低域カットオフ周
波数ｆｃは、となる。そして、上式に具体的な数値を代入して計算し
てみるまでもなく、第２図の説明と同様に、コンデンサ
Ｃ１２として小容量のものを用いることができることが
わかるものである。

なお、トランジスタＱｌｌｌのエミッタ出力を適当に分
圧して、トランジスタＱｓ３０ベースに供給スるように
しても、同様の効果が得られるのは、言うまでもないこ
とである。

次Ｋ、第４図は、この発明をＢＴＬ　（ｂａｌａｎｃｅ
ｄｔｒａｎｓｆｏｒｍｅｒｌｅａｓ　）増幅回路に適用
した一例を示すものである。すなわち、図中３４．３５
は、入力ピノ３６に供給された入力信号ｖＩＮを増幅し
て、正側出力ピン３７及び負側出力ピン３８から出力す
るためのＯＰアンプである。また、図中３９は、外付は
用ピン４０と接地端との間に介在されたコンデンサＣｔ
Ｓとともに積分回路を構成する伝達コンダクタンスｇｍ
ｌの１ｍアンプである。さらに、図中４１は、利得「１
」のバッファアンプで、その出力端に直列に接続された
抵抗Ｒａｇとともに、伝達コンダクタンスが１／Ｒ、、
の９ｍアップとして動作するものである。

このＢＴＬ増幅回路の入出力特性は、正側出力ピン３８
及び負側出力ピン３９間の出力電圧をＶ。ｕｔとし、Ｏ
Ｐアンｆ３４，３５の利得が十分に大きいとすると、となる。そして、Ｒ１１ｊｌ””Ｒ６＊　　となるよう
に定数設定すると、コンデンサＣ１３の影響が無視でき
る程十分に高い周波数帯域では、この回路は、利得Ｇｖ
が、なる増幅回路となる。また、低域カットオフ周波数ｆｃ
は、となり、上式よりコンデンサー３として小容量のものを
用いることができることがわかるものである。

ところで、従来のＢＴＬ増幅回路は、抵抗Ｒｈｏに直列
Ｋｌｔ解コンデンサを接続して直流カットを行なうよう
にしているが、この手段では電解コンデンサを外付けす
るための外付は用ピンが２個必要となるものである。こ
れに対し、第４図のような構成によれば、外付は用ピン
４０が１個で済むとともに、電解コンデンサに代えて小
容量のコンデンサ（セラミックコンデンサ）　Ｃ１ｓ’
を用いることができるものである。

次に、第５図は、ＢＴＬ増幅回路を具体的な回路素子で
構成した一例を示すものでおる。すなわち、トランジス
タＱａｓ〜ＱＩ１１、ダイオード［）＋ｓ〜ｏ１ｇ及び
抵抗８丁２〜ａｌ１６よりなる回路が、入力ピン４２に
供給された入力信号ｔｌ−（Ｖ、Ｎ）ＢＴＬ増幅するＢ
ＴＬ増幅器４３を構成している。このＢＴＬ増幅器４３
は、入力段が共通で、出力段が２つある形式をとってお
り、各出力段からの出力信号が負側出力ピン４４及び正
側出力ピン４５にそれぞれ出力されるものである。

また、トランジスタＱ７ｇ　＋　Ｑｔｔ及び抵抗ＲＳ＋
Ｓよりなる回路は、電源電圧ｖｃａ’に対応して出力中
点電圧を変化させる如く作用するもので、電源電圧ｖｃ
ｃにリップルが含まれている場合には、トランジスタＱ
ｔａ　ｒ　Ｑ？？のペース共通接続点と接地端ＧＮＤと
の間にｔ解コンデンサを介在させればよい。

さらに、トランジスタＱ８２−　Ｑｓｓ　＋ダイオード
Ｉ）ｔｓ　ｌ　Ｄ２ｏ及び抵抗Ｒ８７〜Ｒ９４よりなる
回路が、外付は用ピン４６と接地端との間に介在された
コンデンサＣ１４とともに積分回路を構成する伝達コン
ダクタンスｇｍ１のｇｍアンｆ４７を構成し、トランジ
スタＱｓｅ　＋　Ｑ＊ｏ及び抵抗ａＳＳよりなる回路が
、伝達コンダクタンスｇｍ２が１．／’Ｒｇ　５の１７
ｍアン７Ｄ４８を構成しており、抵抗Ｒ９Ｓを介して得
られる出力がＢＴＬ増幅器４３の入力段のトランジスタ
Ｑｔ＋に帰還されている。

このＢＴＬ増幅回路の入出力特性は、負側出力ビン４４
及び正側出力ピン４５間の出力電圧をＶ。ｕｔとすると
、となる。この場合、通常、ＲＩＩ２　＝Ｒ８５＊　ａｓ
ｓ　”Ｒ１１４に設定されるので、コンデンサＣ１４の
影響が無視できる程十分に高い周波数帯域では、この回
路は、利得Ｇｖが、なる増幅回路として動作する。また、低域カットオフ周
波数ｆｃは、となり、コンデンサＣ１４として小容量のものを用いる
ことができることがわかるものである。

さらに、第５図に示すＢＴＬ増幅回路において、ｉ７ｍ
アンプ４８の出力抵抗Ｒ９Ｓを、ＢＴＬ増幅器４３の入
力段のトランジスタＱ？Ｏのエミッタに接続するように
しても、上記と同様の効果が得られることはもちろんで
ある。

なお、この発明は上記各実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

〔発明の効果〕

したがって、以上詳述し念ようにこの発明によれば、帰
還用のコンデンサとして小容量のコンデンサを使用する
ことができ、しかもＩＣ化した場合のピン数の増加やノ
イズの増大を抑え得る極めて良好な増幅回路を提供する
ことができる。

【図面の簡単な説明】

第１図はこの発明に係る増幅回路の一実施例を示すブロ
ック回路構成図、第２図は同実施例を具体的にした一例
を示す回路構成図、第３図はこの発明をイノスッルメン
テーションアンプに適用した場合の一例を示す回路構成
図、第４図及び第５図はそれぞれこの発明をＢＴＬ増幅
回路に適用した場合の一゛例を示すブロック回路構成図
及び回路構成図、第６図及び第７図はそれぞれ従来の増
幅回路を示すブロック回路構成図である。１ノ・・・入力ピン、１２・・・ＯＰアンプ、１３・・
・出力ビン、１４・・・外付は用ピン、１５・・・ＯＰ
アンプ、１６．１７・・・外付は用ピン、１８・・・積
分回路、１９・・・ｏｐアンプ、２Ｑ・・・反転増幅回
路、２１・・・入力ピン、２２・・・ＯＰアンプ、２３
・・・出力ビン、２４・・・９ｍアンプ、２５・・・外
付は用ピン、２６・・・９ｍアンプ、２’１．２Ｂ・・
・入カビ／、２９・・・出力ビン、３０・・・増幅器、
３１・・・外付は用ピン、３２．３３・・・σｍアンプ
、３４．３５・・・ＯＰアンプ、３６・・・入力ピン、
３７・・・正側出力ビン、３８・・・負側出力ビン、３
９・・・１７ｍアンプ、４０・・・外付は用ピン、４ノ
・・・バッファアンプ、４２・・・入力ピン、４３・・
・ＢＴＬ増幅器、４４・・・負側出力ピン、４５・・・
正側出力ピン、４６・・・外付は用−／、４７　、４８
・・・ａｍアンプ。出願人代理人　弁理士　鈴　江　武　彦第１図第４図

Claims

【特許請求の範囲】

増幅器の出力信号を帰還回路を介して前記増幅器の入力
端に帰還する増幅回路において、前記増幅器の出力信号
を第１及び第２の電流出力形増幅器を直列に介して前記
増幅器に帰還するとともに、前記第１及び第２の電流出
力形増幅器の接続点と基準電位点との間にコンデンサを
介在させるようにしてなることを特徴とする増幅回路。