JPS62199024A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS62199024A JPS62199024A JP61042437A JP4243786A JPS62199024A JP S62199024 A JPS62199024 A JP S62199024A JP 61042437 A JP61042437 A JP 61042437A JP 4243786 A JP4243786 A JP 4243786A JP S62199024 A JPS62199024 A JP S62199024A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- integrated circuit
- ceramic substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
並東上の利用分野
本発明は混成集積回路に関し、特にその夷造力法に関す
るもめである。
るもめである。
従来の技術
混成集積回路（以下混成ＩＣという）は自動車。
オーディオ等の民生市場で大量に使用されており、最近
では通信機、コンピュータ関係の産業機器市場にも着実
に需要が拡大の傾向にある。
では通信機、コンピュータ関係の産業機器市場にも着実
に需要が拡大の傾向にある。
従来、この棟の混成ＩＣの製造方法には、集積回路チッ
プ（ＩＣチ、プという）をチップキャリアに搭載して、
これをセラミック基板上に半田付けする方法と、ＩＣチ
、プを直接セラミック基板上にマウントし、ボンディン
グワイヤによって両名の電極間を接続する契装刀法とが
一般に用いられていた。
プ（ＩＣチ、プという）をチップキャリアに搭載して、
これをセラミック基板上に半田付けする方法と、ＩＣチ
、プを直接セラミック基板上にマウントし、ボンディン
グワイヤによって両名の電極間を接続する契装刀法とが
一般に用いられていた。
しかしながら、前者では一括半田付けが可能のため実装
工数が少なくてすむが、実装スペースがチップキャリア
公文大きくなるという欠点があり、後者では前者に比べ
て実装スペースは少なくてすむが、第５図に示すように
スクリーン印刷法による導体回路ｌが形成されたセラミ
ック基板２上に、ＩＣチ、プ３をマウントし、このＩＣ
チ、プ３の電極４と、セラミック基板２上の電極５との
間を夫々ボンディングワイヤ６で接続しており、このワ
イヤボンディングの工数が多くなるという欠点があった
。
工数が少なくてすむが、実装スペースがチップキャリア
公文大きくなるという欠点があり、後者では前者に比べ
て実装スペースは少なくてすむが、第５図に示すように
スクリーン印刷法による導体回路ｌが形成されたセラミ
ック基板２上に、ＩＣチ、プ３をマウントし、このＩＣ
チ、プ３の電極４と、セラミック基板２上の電極５との
間を夫々ボンディングワイヤ６で接続しており、このワ
イヤボンディングの工数が多くなるという欠点があった
。
発明が解決しようとする問題点
本発明の目的は上記の欠点、すなわち実装スペースが大
きくなるとか、実装工数が多くなると（＾う問題点を解
決した混成ＩＣの製造方法を提供することＫある。
きくなるとか、実装工数が多くなると（＾う問題点を解
決した混成ＩＣの製造方法を提供することＫある。
問題点を解決するための手段
本発明は上述の問題点を解決するために、スクリーン印
刷法により抵抗回路と導体回路とを印刷したセラミック
基板上の電極部に、金１ＩＩ４細醸により厚さ方向に導
通路を形成した４１Ｆ接看シートを搭載し、さらに突起
電極を有するＩＣチ、ブを突起電極を下側にして導電接
着シート上にマウントし、加圧加熱する構成を採用する
ものである。
刷法により抵抗回路と導体回路とを印刷したセラミック
基板上の電極部に、金１ＩＩ４細醸により厚さ方向に導
通路を形成した４１Ｆ接看シートを搭載し、さらに突起
電極を有するＩＣチ、ブを突起電極を下側にして導電接
着シート上にマウントし、加圧加熱する構成を採用する
ものである。
作用
本発明は上述のように構成したので、加圧加熱すること
によって、セラミック基板上にＩＣチ。
によって、セラミック基板上にＩＣチ。
プが接着し、セラミック基板上の電極とＩＣチ。
プの突起電極とが、導電接着シートの金属細線を介して
電気的に接続される。
電気的に接続される。
実施例
次に本発明の実施例について図面を参照して説明する。
本発明の一実施例の組立工程を斜視図で示す第１図を参
照すると、本発明の混成ＩＣは、スクリーン印刷法によ
シ導体回路］が形成されたセラミック基板２上の電極５
および１５の上に導電性接着シート１４を重ね、その上
に２個のＩＣチップ８および１８の突起電極１０および
２０を下側にしてセラミック基板２上の電極部５および
１５の相対位置に合せて配置し、加圧加熱することＫよ
って鶏遺される。
照すると、本発明の混成ＩＣは、スクリーン印刷法によ
シ導体回路］が形成されたセラミック基板２上の電極５
および１５の上に導電性接着シート１４を重ね、その上
に２個のＩＣチップ８および１８の突起電極１０および
２０を下側にしてセラミック基板２上の電極部５および
１５の相対位置に合せて配置し、加圧加熱することＫよ
って鶏遺される。
第２図ｔａ＋、 （ｂ）はそれぞれ突起電極を有するＩ
Ｃチップ８ｔたは１８を説明する斜視図および一部断面
拡大図であシ、パターン形成されたＩＣチ。
Ｃチップ８ｔたは１８を説明する斜視図および一部断面
拡大図であシ、パターン形成されたＩＣチ。
プ８または１８の電極部９に蒸着法によりＡｕの突起電
極１０′！たは２０を形成しである。
極１０′！たは２０を形成しである。
第３図＋ａ）、 （ｂ）はそれぞれ本発明の構成要素で
ある厚さ方向に導通路を有する導電接着７− ） １４
の斜視図および一部断面拡大図であり、ポリイミド樹脂
シート１１に例えば２００μｍピ、チ毎に５０μｍの直
径の金属細線１２が多数理め込まれ、厚さ方向に導通路
を形成している。
ある厚さ方向に導通路を有する導電接着７− ） １４
の斜視図および一部断面拡大図であり、ポリイミド樹脂
シート１１に例えば２００μｍピ、チ毎に５０μｍの直
径の金属細線１２が多数理め込まれ、厚さ方向に導通路
を形成している。
第４図ｆａｎ、 （ｂ）はそれぞれ本実施例の組立児成
糾祝図および一部断面拡大図である。
糾祝図および一部断面拡大図である。
次に第１図、第４図を用いて本実施例の製造方法を詳細
に説明する。まずスクリーン印刷法により導体回路１が
形成されたセラミック基板２上の電極部５に、前記２４
電性接着シート１４を搭載し、さらに第１のＩＣチップ
８のＡｕ突起電極１０を下側にして、セラミック基板２
上の電極部５と第１のＩＣチ、プ８のＡｕ突起電極１０
とが対応するように位置合せして、第１のＩＣチップ８
を棉電性接看シート１４上にマウントする。
に説明する。まずスクリーン印刷法により導体回路１が
形成されたセラミック基板２上の電極部５に、前記２４
電性接着シート１４を搭載し、さらに第１のＩＣチップ
８のＡｕ突起電極１０を下側にして、セラミック基板２
上の電極部５と第１のＩＣチ、プ８のＡｕ突起電極１０
とが対応するように位置合せして、第１のＩＣチップ８
を棉電性接看シート１４上にマウントする。
次に第２のＩＣチップ１８を第１のＩＣチ、プ８と同様
にして、セラミック基板２上の電極部１５とこのＩＣチ
、プ１８のＡｕ突起電極２０とが対応するように位置合
せしてマウントする。
にして、セラミック基板２上の電極部１５とこのＩＣチ
、プ１８のＡｕ突起電極２０とが対応するように位置合
せしてマウントする。
次にＩＣチ、プ８および１８の両刀に、例えば１０ｋｇ
Ｚα２の圧力を加えなから２５０ ’０の加熱を行うこ
とにより、セラミック基板２上の電極部５と８ｇ１のＩ
Ｃチ、プ８の突起電極１０とが、また電極部１５と第２
のＩＣチ、プ１８の突起電極２０とが金属細＃１２を介
して電気的に接続し、両ＩＣテ、プ８および１８がセラ
ミック基板２上にポリアミド樹脂１１によって固着され
る０なお、２４ｔｗ層シート１４の金属細線１２は銀。
Ｚα２の圧力を加えなから２５０ ’０の加熱を行うこ
とにより、セラミック基板２上の電極部５と８ｇ１のＩ
Ｃチ、プ８の突起電極１０とが、また電極部１５と第２
のＩＣチ、プ１８の突起電極２０とが金属細＃１２を介
して電気的に接続し、両ＩＣテ、プ８および１８がセラ
ミック基板２上にポリアミド樹脂１１によって固着され
る０なお、２４ｔｗ層シート１４の金属細線１２は銀。
錫またはその合金などを用い、加圧加熱によってセラミ
ック基板２上の銀などの電極５．１５およびＩＣチップ
上のＡｕ突起電極になじみ易くして、電気的接続の信精
性を＾めることかできる０発明の効果 以上に説明したように、本発明によれば、碍電性接層シ
ートと、突起電極を有するＩＣチ、プとを用いることに
より、混成ＩＣ基板へ実装するＩＣチップの専有面積が
小さくなり、＾密度実装が可能になるという効果があり
、またワイヤーポンディング方式のように接続工数がか
からず、−匿に全電極の電気的接続が行なわれるので、
実装賀用を低減することができるという効果がある。
ック基板２上の銀などの電極５．１５およびＩＣチップ
上のＡｕ突起電極になじみ易くして、電気的接続の信精
性を＾めることかできる０発明の効果 以上に説明したように、本発明によれば、碍電性接層シ
ートと、突起電極を有するＩＣチ、プとを用いることに
より、混成ＩＣ基板へ実装するＩＣチップの専有面積が
小さくなり、＾密度実装が可能になるという効果があり
、またワイヤーポンディング方式のように接続工数がか
からず、−匿に全電極の電気的接続が行なわれるので、
実装賀用を低減することができるという効果がある。
第１図は本発明の一笑施例の組立斜視図、第２図ｔａ）
、 ｔｂ）はそれぞれ第１図のＩＣチップの側面図び断
面図、第４図（ａ）、 （ｂ）はそれぞれ第１図の完成
図の斜視図および部分断面図、第５図（ａ）、 ｆｂ）
はそれぞれ従来の一例の斜視図および断面図である。 １・・・・・・導体回路、２・・・・・セラミック基板
、３・・・・・・ＩＣチ、プ（従来）、４・・・・・・
ＩＣチ、プ電極、５・・・・・基板電極、６・・・・・
・ボンディングワイヤ、７・・・・・・ＩＣチ、プ上の
導体回路、８．１８・・・・・・ＩＣチ、プ（本発明）
、９・・・・・・ＩＣチ、プ電極、１０゜２０・・・・
・Ａｔｔ突起電極、１１・・・・・・ポリイミド樹脂ノ
ート、１２・・・・・・金属細線、１３・・・・・・導
通路、１４・・・・・・導電性接着シート０ 第Ｚ 図 石３図
、 ｔｂ）はそれぞれ第１図のＩＣチップの側面図び断
面図、第４図（ａ）、 （ｂ）はそれぞれ第１図の完成
図の斜視図および部分断面図、第５図（ａ）、 ｆｂ）
はそれぞれ従来の一例の斜視図および断面図である。 １・・・・・・導体回路、２・・・・・セラミック基板
、３・・・・・・ＩＣチ、プ（従来）、４・・・・・・
ＩＣチ、プ電極、５・・・・・基板電極、６・・・・・
・ボンディングワイヤ、７・・・・・・ＩＣチ、プ上の
導体回路、８．１８・・・・・・ＩＣチ、プ（本発明）
、９・・・・・・ＩＣチ、プ電極、１０゜２０・・・・
・Ａｔｔ突起電極、１１・・・・・・ポリイミド樹脂ノ
ート、１２・・・・・・金属細線、１３・・・・・・導
通路、１４・・・・・・導電性接着シート０ 第Ｚ 図 石３図
Claims (1)
- 導体回路が印刷されたセラミック基板上に集積回路チッ
プを実装してなる混成集積回路において、前記集積回路
チップを突起電極を有する構造とし、前記セラミック基
板の電極部に、金属細線により厚さ方向に導通路を形成
した導電性接着シートを介して、相対応する位置に前記
集積回路チップの突起電極を配置し、加圧加熱すること
により、前記集積回路チップが前記セラミック基板上に
接着し、前記集積回路チップの突起電極と前記セラミッ
ク基板上の電極部とが前記導電性接着シートの金属細線
を介して電気的に接続するようにしたことを特徴とする
混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61042437A JPS62199024A (ja) | 1986-02-27 | 1986-02-27 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61042437A JPS62199024A (ja) | 1986-02-27 | 1986-02-27 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62199024A true JPS62199024A (ja) | 1987-09-02 |
Family
ID=12636049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61042437A Pending JPS62199024A (ja) | 1986-02-27 | 1986-02-27 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62199024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214032A (ja) * | 1988-02-22 | 1989-08-28 | Canon Inc | 電気回路装置 |
-
1986
- 1986-02-27 JP JP61042437A patent/JPS62199024A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01214032A (ja) * | 1988-02-22 | 1989-08-28 | Canon Inc | 電気回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008171938A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS629642A (ja) | 半導体装置の製造方法 | |
| JPS58207645A (ja) | 半導体装置 | |
| JPS62199024A (ja) | 混成集積回路の製造方法 | |
| JPH10261852A (ja) | ヒートシールコネクタとフレキシブル配線板 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JPH0878599A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS63185035A (ja) | 半導体装置 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPH10261853A (ja) | 基板端子の構造およびそれを具備したテープキャリアパッケージ、プリント配線板 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 | |
| JP2556204B2 (ja) | フィルムキャリア半導体装置の実装方法 | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPH0491447A (ja) | 半導体素子の実装方法 | |
| JPH07249708A (ja) | 半導体装置及びその実装構造 | |
| JPH04119653A (ja) | 集積回路素子 | |
| JPH054279Y2 (ja) | ||
| JPS63197362A (ja) | ハイブリツド型半導体装置 | |
| JP3106846B2 (ja) | 半導体チップ実装基板の製造方法 | |
| JPH06283649A (ja) | 半導体装置及びその製造方法 | |
| JPH1022329A (ja) | 半導体装置 | |
| JPS63117437A (ja) | 半導体チツプ | |
| JPH05326635A (ja) | 回路素子の実装構造 | |
| JPH11121642A (ja) | 半導体装置およびその製造方法 |