JPS62204564A

JPS62204564A - 大規模集積回路

Info

Publication number: JPS62204564A
Application number: JP4789286A
Authority: JP
Inventors: Sunao Takahata; 高畠　直
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-03-05
Filing date: 1986-03-05
Publication date: 1987-09-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は試験の際に内部のフリップフロップを直列に
接続して試験を容易化した大規模集積回路に関する。

〔従来の技術〕

急速な集積度の向上につれて、集積回路の試験法も設計
品質の低下を防ぎ、設計期間の短縮をはかるために、フ
リップフロップ回路をシーケンシャルに接続したシフト
連鎖方式が用いられ、そのフリップフロップ回路のシフ
ト動作による試験容易化設計が施され、その結果故１’
４検出率の向上及びテストパターン数の圧’ｌ＋ＲＬこ
効果があった。

〔発明が解決しようとする問題点〕

上述した従来の技術である回路部！９！を考慮したフリ
ップフロップ回路のシフト動作による試験容易化設計を
施してい石火規模集積回路においては、故障検出率の向
上及びテストパターン数の圧縮に効果を発揮する反面、
フリップフロ、プ回路数の増加にともない故障試験に要
する時間がかかり、また全てのフリップフロップ回路が
ソフト動作してテストパターンがセットされるため、一
部のフリップフロップ回路のみに対するテストパターン
の七ノド変更ができず、ｊｊｊｆ意味なシフト動作とそ
れによる試験時間の増加をまねく欠点があった。

〔問題点を解決するための手段〕

この発明によれば、試験時に全てのフリップフロップ回
路を直列に接続し、そのフリップフロップ回路のシフト
動作により試験を容易とした大規模集積回路において、
試験時にテストモード信号により入力セレクタ回路を制
御して直列接続のフリップフロップ回路を複数回路群に
分割してその各回路群をスキャンバス入力端子に接続で
き、回路群の一つを指定するアドレス指定信号とテスト
モード信号をソフト動作制御回路に入力してそのアドレ
ス指定信号をデコードし、対応する回路群のみシフト動
作を可能とし、またアドレス指定信号により出力セレク
タ回路を制御■シて対応する回路群の出力をスキャンバ
ス出力端子へ出力する。

試験時にテストモード信号によりフリップフロップ回路
が直列回路を分割することにより、故障検出パターン作
成を容易にし、故障試験時間を短縮でき、かつテストモ
ード信号を全フリップフロップ回路を直列接続とするこ
により試験を容易化することができる。

（実施例〕次にこの発明について図面を参照して説明する。

第１図はこの発明の実施例を示した基本ブロック図であ
り、第２図はシフト動作制御回路部の詳細図である。第
３図は故障検出容易化回路の真理値表であり、第４図は
シフト動作制御回路部の真理値表である。

この実施例ではそれぞれ連鎖接続するフリップフロップ
回路よりなるフリップフロップ群（Ｆ／Ｆ群と記す）１
．〜１４と、シフト動作制御回路部２１と、各Ｆ／Ｆ群
１□〜１４の入力データを選択する入力セレクタ回路２
□〜２．と、Ｆ／Ｆ群ＩＩ〜１４の出力を選択する出力
セレクタ回路２２と、セレクタ回路２２の制御回路２３
．２４と、スキャンバス入力端子２５と、スキャンバス
出力端子２６とから構成されている。

シフト動作制御回路部２１は第２図に示すようにアドレ
ス指定端子２７．２８のアドレスをデコードするデコー
ダ回路２９と、デコーダ回路２９の出力によりそれぞれ
制御され、Ｆ／Ｆ群１１〜１４にシフトモード制ｆ［ｌ
Ｉ信号を与えるシフトモード制御回路３１〜３．と、デ
コーダ回路２９の全出力が入力されセレクタ回路２□〜
２４を制御する制御回路３１と、シフトモード制御端子
３２と、テストモード端子３３とから構成されている。

第１図においてＦ／Ｆ群Ｉ、〜１４のすべてのフリップ
フロップ回路に入力されるクロックパルス信号ｌＯＯは
クロック端子３４から供給されており、端子２５のスキ
ャンバス入力信号１０１は１？／Ｆ群１１の最前段フリ
ップフロップ回路と、入力セレクタ回路２□〜２４の各
一方の入力側に入力され、入力セレクタ回路２□〜２４
の各出力信号１１４〜１１６はＦ／Ｆ群１□〜１４の各
最前段フリップフロップ回路に入力される。Ｆ／Ｆ群１
１〜ｌ、の各スキャンバス出力信号１１７〜１１９は入
力セレクタ回路２□〜２４各他方の入力側に入力され、
かつＦ／Ｆ群１＋〜１４の各スキャンバス出力信号１１
７〜１２０は出力セレクタ回Ｆａ２２に入力されている
。制御回路２３゜２４よりの制御信号１２２，１２３は
セレクト信号として出力セレクタ回路２２に入力され、
出力セレクタ回路２２の出力信号１２４はスキャンバス
出力端子２６に出力される。

シフト動作制御回路部２１の端子３２のシフトモード制
御信号１０２はシフトモード制御回路３、〜３．に入力
し、端子２７．２８のアドレス指定信号１０３，１０４
は制御回路２３．２４にも入力される。端子３３のテス
トモード信号１０５ばデコーダ回路２９と制御回路２３
．２４とに入力され、デコーダ回路２９の出カイ３号１
０６〜１０９はそれぞれシフトモード制御回路３．〜３
４と制御回路３１どに入力され、シフトモード制御回路
３１〜３４のシフトモード制御■信号１１０〜１１３は
Ｆ／Ｉ”群１．−１．の各すべてのフリップフロップ回
路に分配供給される。制御回路３１よりの制御コロ信号
１２１はセレクト信号として入力セレクタ回路２□〜２
４に入力される。

効−立通常動作、つまり集積回路本来の動作時には、端子３２
のシフトモード制御信号１０２は“０”とされ、従って
ｒｙ　／　Ｆ　７！￥１１〜Ｉ４に対するシフトモード
制御信号１１０，１１１．１１２，１１３のすべてが“
０”レー、小信号となり、Ｆ／Ｆ群１、〜１４のすべて
のフリシブフロップ回路はシフ１−動作しない。

通常、スキャン動作時には、シフトモード制御信号１０
２が“１”とされ、かつ端子３３のテストモード信号１
０５も“１″とされる。第２図のデコーダ回路２９の構
成から理解されるように、デコーダ回路２９の出力信号
１０６〜１０９はすべてアイ１テイブ（ルヘル信号）と
なるのでシフトモード制？ｆｆ１ｌ信号１１０〜１１３
もすべてアクティブ（ｌルベル信号）となり、また制御
信号１２１が“Ｉ”となり、セレクタ回路２□〜２４は
それぞれＦ／Ｆ群１．〜１．の各スキャンバス出力信号
１１７〜１１９を選択する。また制御狂信号１２２゜１
２３が共に”１”になり、出力セレクタ回路２２はＦ／
Ｆ群１４のスキャンバス出力信号１２０を選択する。こ
の結果Ｆ／Ｆ群１１〜１４のすべてのフリップフロップ
回路が直列に接続されることにより、そのシフト動作に
よる回路全体の故障試験が容易に行なえる。

しかし、この全体の直列接続による故障試験では、すべ
てのフリップフロップ回路がシフト動作してテストパタ
ーンが七ノ１−されるため、フリ。

プフロノブ回路数の増加にともない試験時間が長くかか
り、また一部のフリップフロップ回路のみのテストパタ
ーン・セット変更ができない欠点があるが、この発明で
は部分スキセフ９１作によりその欠点を補うことができ
る。

部分スキャン動作時には、端子３２のシフトモード制御
信号１０２を１”とし、端子３３のテス１−モード信号
１０５を“Ｏ”にする。従ってアドレス指定信号１０３
，１０４に応じてデコーダ回路２８の出力信号１０６〜
１０９中のひとつだけがアクティブ（ルベル信号）とな
り、これに伴いＦ／Ｆ群１．〜１４に対するシフトモー
ド制御信号１１０〜１１３のうちのひとつがアクティブ
（ルヘル信号）になり、つまりアドレス指定信号１０３
，１０４が指定するＦ／Ｆ群のみがシフト動作可能とな
る。セレクタ回路２□〜２４はすべて端子２５のスキャ
ンバス入力信号１０１をｉ！訳し、セレクタ回路２２は
アドレス指定信号１０３．１０４により指定されたＦ／
Ｆ群のスキャンバス出力信号を選択する。７１゛レス指
定信号１０３．１０４の各状態に応じて第３図に示すよ
うに１つのＦ／Ｆ群のみがシフト動作し、そのシフト動
作したＦ／Ｆ群の出力がスキャンバス出力端７−２６に
出力されろ。これにより、一部のフリップフロップ回路
のみのテン、ドパターン・セント変更が容易になり、無
意味なシフ１ル動作とそれによる試論時間の増加を軽減
し、また分割スキャンルート構成によってフリップフロ
ップ回路自身の故障箇所の解析がしやすくなり、その結
果、チップの良品選別を高速に行なうことができる。

〔発明の効果〕

以上述べたようにこの発明は全てのフリップフロップ回
路を直列に接続し、そのフリップフロップ回路のシフト
動作により試験を行うことができるようにされた大規模
＋１積回路において、前記直列接続のフリップフロップ
回路を任意の数で構成される回路群に分割し、その分割
された回路群を選択するためのアドレス指定信号をデコ
ーダ回路に与え、そのデコード出力により選択した１つ
の回路群のシフト動作を可能に制御するシフト動作制御
回路を設けたことにより全てのフリップフロップ回路の
シフト動作を必要とせずに、一部のフリップフロップ回
路のみに対しテストパターンのセント、その変更が可能
となり、無意味なシフ１ル動作とそれによる試験時間の
増加をなくし、また分割スキャン・ルート構成によって
フリップフロップ回路自身の故障箇所の解析が容易とな
り、チノブの良品選別を高速に行なうことができる効果
がある。

【図面の簡単な説明】

第１図はこの発明の実施例を示す基本ブロック図、第２
図はシフト動作制御回路の具体例を示す回路図、第３図
は故障検出容易化回路の真理値表を示す図、第４図はシ
フト動作制御回路部の真理値表を示す図である。１１〜１．・・・Ｆ／Ｆ群（回路群）、２□〜２４・・
・入力セレクタ回路、３１〜３４・・・シフトモード制
御回路、２１・・・シフト動作制御回路部、２２・・・
出力セレクタ回路、２３．２４・・・出力セレクタ回路
の制御回路、２５・・・スキャンバス入力端子、２６・
・・スキャンバス出力端子、２７．２８・・・アドレス
指定端子、２９・・・デコーダ回路、３１・・・入力セ
レクタ回路の制御回路、３２・・・シフトモード制御端
子、３３・・・テストモード端子、３４・・・クロック
端子ＣＬＫ、１００・・・クロックパルス信号、１０１
・・・スキャンバス入力信号、１０２・・・シフトモー
ド制御信号、１０３．１０４・・・アドレス指定信号、
１０５・・・テストモード信号、１０６〜１０９・・・
デコーダ回路出力信号、１１０〜１１３・・・Ｆ／Ｆ群
のシフトモード制御信号、１１４〜１１６・・・セレク
タ回路の出力信号、１１７〜１２０・・・スキャンバス
出力信号、１２１・・・入力セレクタ回路の制御信号、
１２２，１２３・・・出力セレクタ回路の制御信号、１
２４・・・出力セレクタ回路の出力信号。

Claims

【特許請求の範囲】

（１）試験時に内部のフリップフロップ回路をスキャン
バス入力端子とスキャンバス出力端子との間に直列に接
続し、そのフリップフロップ回路のシフト動作により試
験を行うことができるようにされた大規模集積回路にお
いて、上記直列に接続するフリップフロップ回路を複数の回路
群に分割し、その２段に以後の回路群ごとに設けられ、
テストモード信号により制御され、前段の回路群の出力
と上記スキャンバス入力端子の信号との一方を選択して
その回路群の入力側に入力する入力セレクタ回路と、上記回路群の１つを選択するアドレス指定信号により制
御され、対応する回路群の出力を上記スキャンバス出力
端子へ出力する出力セレクタ回路と、上記テストモード信号及び上記アドレス指定信号が入力
され、これをデコードし、対応する回路群のシフト動作
を可能とするシフト動作制御回路部と具備することを特
徴とする大規模集積回路。