JPS62207962A

JPS62207962A - 波形デジタイザ

Info

Publication number: JPS62207962A
Application number: JP62045076A
Authority: JP
Inventors: アレン・レオナード・ホリスタ
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1986-03-03
Filing date: 1987-02-27
Publication date: 1987-09-12
Also published as: US4755951A; EP0235912A3; EP0235912A2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は波形デジタイザ、特に入力信号波形をサンプリ
ングし、デジタル変換して、半導体メモリ等の波形メモ
リに記憶する装Ｊに関する。

〔従来技術と問題点〕

サン！リングオシロスコープは帯域幅又は立上シ時間等
の制約によシ従来の実時間オシロスコーグが応答し得な
い微小且つ高速信号を観測する為に２０年以上も前に開
発された。ナングリング技法は既に周知であるが、信号
路にサンプリングダートを挿入し、極めて短時間このｒ
−）を開き、その間の４気信号の実質的に瞬時振幅値（
１こ圧サンプル）を通過させるものである。この様にし
て得た各サンプルを電子回路で処刑して陰甑；１管（Ｃ
ＲＴ）スクリーン上に、水平方向にサンブリング時間を
縦方向にサングル振幅を表わす点として表示する。波形
を正確に再現するには多数のサンダルが必要である。し
かし信号の１周期又は単現象（非周期的信号）中に必要
とする聡てのサングルを得ることは不可能であるので、
信号が周期的、即ち反復信号のサンプリングの場合にサ
ンプリング技法は特に実用的である。事実、サンプリン
グの利点の１つは多数の入力信号のサイクル中の各サイ
クルに少くとも１サンプルをとり、これらサンプルから
入力信号波形を再現表示することである。

サンプリングモードはそのタイミング法により分類でき
る。順次（シーケンシャル）サンプリングモードは等間
隔の極めて順序正しいト９ットで表示を行うものである
。ランダムサンプリングモードはサンプリング時点と信
号トリガが無関係であシ、順次のドツトがランダム水平
位置に行われるものである。しかし、ランダムサンプリ
ングの場合には再現表示波形のドツトは正しい水平位１
１に挿入されるよう溝成される。

ここでは古典的テンプラと呼ぶ従来のサンブリング装置
には高速サンプリングｒ−）、サンプリングコンデンサ
、メモリデート、メモリコンデンサ、サンノリング前置
増幅器とメモリ増幅器とを含む関連増幅器、及びメモリ
増幅器出力からサンプリング前置増福器への帰還減衰器
を含んでいる。

入出力端間の７オワート９（前方）利得と出力から入力
への帰還減衰度とを有するサンプリングループが形成さ
れ、これらによるループ利得を理想的には１とする。帰
還増幅器の目的は（ループ利得が１のとき）サンプリン
グコンデンサに現われる曲回のサンプルと同じ゛（圧を
、次にとるサンプルの目安とすることである。各サンプ
ルにより、メモリ出力はサンプリングダートの入出力端
間の′ａ圧差がＯになるよう反復的に試みる。各サンプ
リング毎に入力電圧が同じであれば、帰２がこれにマツ
チしていれば差は減少して増幅されるステップの大きさ
は実用的には０である。連続した２個のサンプル間の電
圧変化を正しく表示するサンプリングオシロスコープの
性能はドツト過渡応答と呼ばれ、これが良好である為に
はループ利得が１でなければならない。

ループ利得を１以外の値にしたい場合もある。

例えば「スムージング」と呼ばれる処・川、即ち表示２
５為らランダムノイズやジッタの影響を軽減するもので
、ループ利得を１未満の適当な値に設定する。しかし、
スムージングすると、前のサンプリングによシ得てサン
プリングコンデンサに記憶シた値が新しいサンプルと（
相当程度）異なることがある為に、ドツト過度応答か悪
化する。また、再生表示した波形は低域通過フィルタを
通過させたように見えるが１表示波形からノイズは消え
、入力信号は歪むこととなる。更に、信号ノイズが完全
に排除されることはなく、単に表示される波形全体に分
散されるに過ぎない。

〔発明の目的〕

従って本発明の目的は高周波の波形が正確にデジタイズ
可能な高速波形デジタイザを提供することである。

本発明の他の目的はハードウェアにょシ高速に平均化処
理（アペレーソング）を行い入力波形のノイズの影響が
軽減できる波形デジタイザを提供することである。

本発明の更に他の目的はサンプルデータがとられると容
易に較正できる波形デジタイザを提供することである。

本発明の別の目的は高精度且つ高分解能で波形がデジタ
イズ可能な波形デジタイザを提供することである。

〔発明の概要〕

本発明の波形デジタイザは入力波形のアナログサンプル
を得る高効率サンプリングダート（プリツノ）ｔ−含ん
でいる。このｒ−トで得たサンゾルは可変利得及びオフ
セットの増襦器で増幅され、増幅器出力はアナログデジ
タル変換器（ＡＤＣ）テ対応するデジタル値に変換され
てアドレス可能なメモリ（記憶装置）にストアする。高
効率のサンプリングダートの使用によ’）、ＮＩＮ回路
全用いサンプリングコンデンサを予め充電する必要がな
くなシ、古典的サンシラに付随していたコンデンサのド
ループ（放電現象）及び帰還の不正確さの問題が排除で
きる。増幅器の利得とオフセットが調節可能であるので
、デジタイザに付随するオフセットや損失を「飛行中に
」ハードウェアで較正できるようにし、メモリにストア
されたデータが更に補正することなく正確に波形を表わ
すようにする。

本発明を別の成魚から見ると、このデジタイザは予測可
能な時間軸回路を含んでおり、波形の反復区間のトリガ
現象の後、高精度で制御可能な間隔で波形サンプリング
を行うことができる。デジタイザは更にメモリのアドレ
ス選択回路を含んでおり、順次のサンプルデータがメモ
リの所定メモリアドレスインクリメントで順次ストアで
きるようにする。この予測可能な時間軸とメモリ制御回
路により、デジタイザは等何時間サン！す／グモードで
動作でさ、波形を２以上の波形区間にわたシサンプリン
グして、高周波波形の正確なデジタイズを可能にする。

本発明の更に他の観点によると、このサンプリング装置
はサンプリングし取込んだデジタル値を選択値で除算し
、且つ除算したデジタル値に既にメモリ内にストアした
データを加算する−・−ドウエアを含んでいる。本発明
のこの機能によると、波形の反復区間中の同様時点でと
ったサンダルの高速ハードウェア平均処理が可能になる
。サンプルのハードウェア平均によると、波形の他の点
のデジタル表示に影響を生じることなく、１サンプル中
のノイズの影響を低減することができる。

本発明の別の観点によると、この波形デジタイザは高精
度動作モードで反復波形のデジタイズが可能である。先
ず波形をＡＤＣの分解能限界でサンプリング及びデジタ
イズし、メモリにストアする。

次に、増＠器のオフセットをメモリにストアした最初の
サンプルデータの大きさに調節する。そして、増幅器の
利得を増加して後続の波形区＋ｆＪ１の同じ点で波形を
再びサンプリングする。新しい波形サンダルとの振幅差
と低分解能のストアされたデータを増幅してデジタイズ
する。この増幅された差信号を分圧し、下位ビットとし
て低分解能のストアされたデータに加算され、よシ高分
解能で且つよシ高精度の波形サンプルを得る。

〔実施列〕

第１図は本発明による波形デジタイザのブロック図であ
り、入力波形ｖｌｎｔ−サンプリング及びデジタイズす
るよう構成されてｂる。デジタイザは高効率サンプリン
グｒ−）αＱを含み、波形Ｖｌｎを反復してサンプリン
グし、それぞれ入力波形の瞬時値と等しい大きさを有す
る一連の第１出力電圧ｖ１を得る。サンプリングｒ−）
（１１の各サンニア４ル電圧出力ｖ１は増幅器（呻の非
反転入力端に印加され、オフセット電圧Ｖ。ｆｆがその
反転入力端に印加される。増幅器（６）は印加される利
得制御電圧ｖｇにより決まる可変利得を有する。よって
、増幅器（６）の出力は第１の電圧シーケンスｖｌに対
応し調節可能なオフセット４圧と利得で決まる第２の電
圧シーケンスｖ２となる。各４圧ｖ２はフラッシュＡＤ
ＣαＱ。

レジスタ０本（イ）及び（至）、並列シック（１）、及
び論理演算ユニット（ＡＬＵ）（ハ）よシ構成されるデ
ジタル・９イブラインα→に入力される。フラッシュＡ
ＤＣ（ｔ＊は第２電圧シーケンスＶｚ　’（、それに対
応する、例えば１０ビツトのデジタルデータシーケンス
Ｄ３に変換する。

フラッシュＡＤＣ（ト）の各データ出力Ｄ３はレジスタ
（至）にストアされ、その入力と同じビット・やターン
を有するが選択されたビット数（ｎ）だけシフトされた
出力を生ずる並列シフタ翰への入力として印加され、こ
れにより並列シック■へのデジタルデータ入力ｔ−２”
で除算する。従って、第３データシーケンスＤ３に対応
する並列シフタ四の出力は第４のデジタルシーケンスＤ
４となυ、各データＤ４は対応する第３データシーケン
スＤ３の調節可能な１部分、即ち整数（２ｎ）分の１と
なる。並列シフタ（イ）の各データ出力Ｄ４は一時的に
レジスタ＠にストアされ、次Ｋ　ＡＬＵ（財）の入力へ
転送される。ＡＬＵ（ハ）は対応する第４データシーケ
ンスＤ４とＡＬＵ（至）の！２　人７［Ｋ入力される他
のデータＤ６との和に４しい大きさの第５のデータシー
ケンスＤ５を作ることができる。

また、ＡＬＵ（財）はデータシーケンスＤ４に第２人力
データＤ６を加算しないように設定することもできる。

その場合には、第５のデータシーケンスＤＳは対応する
第４データシーケンスＤ４と同じ値を有する。第５シー
ケンスの各データＤ５はレジスタ（ト）にストアされ、
ランダムアクセス型メモリ（ＲＡＭ）　ＣＡのデータ入
力端に転送される。

取込みメモリ（至）内の現在アドレスされたデータはＡ
ＬＵ（ハ）の第２人力データＤ６として印加されると共
に１イントレゾスタ（至）へも入力される。ポイントレ
ジスタ（至）とオフセットレジスタ０■の内容ハ加算器
（ロ）によシ加算され、その和は例えば１６ピツトのデ
シタルアナログ変換器（ＤＡＣ）（ト）Ｋより比例する
アナログ値に変換される。このアナログ値はオフセット
電圧Ｖ。ｆｆとして増幅ａ（ロ）の反転入力端に印加さ
れる。増幅器（６）の利得は利得制御レジスタ（至）内
にストアされたデータによシ調節され、そのレジスタの
内容は１０ビツトＤＡＣ＋＋０により増幅器（６）の利
得を制御する信号ｖｇに変換される。このデシタイプは
後述する如くオフセット及び利得制御電圧Ｖ。ｆｆ、ｖ
ｇを調節することにより較正される。

サンプリングデートα０のサンプリングタイミングは時
間軸制御回路−のストローブ信号により制御される。ま
た、時間軸制御回路■はフラッシュＡＤＣ（ＩＱのタイ
ミングを制御し、レジスタ（層、に）及び？時の入力イ
ネーブルを行う。この制御回路−の各種動作・ｆラメー
タはμＰ（ＩＱからのデータにより制御される。並列シ
フタ翰がデータをシフトする量とＡＬＵ（ハ）の動作モ
ードとはμＰ　ｙ＋４により与えられるデータにより決
まる。メモリ（至）のアドレス選択と書込みイネーブル
は時間軸制御回路−からのタイミング信号によりロック
されるメモリ制御回路−により行われ、またμＰ　、１
１小らのデータにょシ制御される。またμＰ■はレジス
タ０埠と（至）にストアされた利得制御データを与えて
レジスタ（ト）、０■及び（増の入力イネーブルを行う
。

別の１６ビツトＤＡＣ（ロ）が設けられ、μＰ　、、４
からのデータを基準１圧Ｖｒ６４に変換し、ｖｒｏｆを
スイッチ０Ｉを介してデジタイザの較正の為に入力ｖｌ
ｎに代ってサンブリ、ンググートαＱに印加する。デシ
タイプα０は先ずＤＡＣ（ロ）からの０撮幅（接地レベ
ル）のＤＣ４圧をサンプリングｆ−）（７）に入力して
較正される。次に、との０？ルトのサンプルを増１＠器
（６）によシオフセット及び増幅し、フラッシュＡＤＣ
（１０でデジタイズし、・９イブライン（Ｉ４を介して
伝送し、メそり脅にストアする。メモリに）にストアし
たデータをμｐ４で読む。ＡＬＵ（ハ）がデータＤｓ（
！−Ｄ４に加算しないようにセットすると、基準電圧を
表わすデータＤＳはＶ。ｆｆを正しく調節していなけれ
ばゼロ以外の値になる。μｐ４はメモリ（至）からのデ
ータｔ−ｔＸみ、取込んだデータの大きさにょシオフセ
ットレジスタ０φにストアしたデータの大きさを増減す
る。即ち、データが０未満（又は０を超す）のときは、
μＰ４はオフセットレジスタｕ４にストアされるデータ
の大きさを減少（又は増加）する。オフセットレジスタ
０″４の変化は、ＤＡＣ（ｘｉのｖＯｆｆ出力を変化さ
せ、装置内のオフセットの影響を相殺する。増幅器（６
）の利得を高くして同様工程を反復してメモリ（至）に
ストアされたデータがより高精度で０であることを保証
する。

ＤＡＣＩゆからサンプリングゲート叫への基準人力ｖｒ
ｅｆｌ″！：列えば１ｄｅルトの他の既知電圧に変化さ
せ、再度サンプリング、デジタイズそしてメモリ（ハ）
にストアする。ストアされたデータが１ボルトのデジタ
ル値とずれていれば、増幅器（６）の利得調節が不正確
であることを示す。そこでμＰ　Ｑｌはレジスタ（至）
内のデータを調節して、必要に応じてＤＡＣ６０の利得
制御出力信号ｖｇを増減する。このプロセスを必要に応
じて反復してメモリに）にストアされるデータが正しい
値になるように調節する。

この装置の較正が完了すると、ストアされた波形データ
は波形の振幅を正しく反映する。従来の古典的サンプリ
ング装置では、メモリにストアされたデジタル波形デー
タはデータｓ積の後にソフトウェアルーチンによシ調節
され、メそりにストアする前にハードウェアの較正を行
わない。しかし、サンプリング装置に不可避的に存する
オフセット及び利得を取込んだデータから調節するに要
する付加的な処理時間は、例えば波形表示の制御等のそ
の後のデータ使用を遅らせる。

このデジタイザは数種のサンプリングモードで動作可能
である。実時間（リアルタイム）モード動作では、サン
プリングｒ−）α０は入力波形Ｖｉｎの単−区間中に一
定間隔で必要とする総てのサンプルを得る。サンプリン
グｒ−）αＱが入力波形”Ｉｎ’ｔ”サンプリングする
苺に、対応するアナログサンプルｖ１が増幅４（６）に
送られ、これによりＶ。ｆｆのオフセットと増嘔がなさ
れて増幅器出力ｖ２を出力する。フラッシュＡＤＣαＱ
は増幅！（６）の出力をデジタルデータＤ３に変換し、
レジスタ・、鴫はこのデータＤｓｔ’一時的にストアす
る。並列シフタ（７）はμＰε→によシゾリセットされ
て、レジスタα樽からの入力データをレジスタに）にピ
ットシフトを生じることなく送る。ＡＬＵ（ハ）の動作
もまたμＰ（→によりセットされ、レジスタに）からの
データＤ４にデータＤ６を加えすることなく。

そのままデータＤ５としてレジスタに）に通過させる。

次に、レジスターのデータＤ５はメモリ（至）にストア
される。メモリ（至）のアドレスはデータがメモリ（ハ
）にストアされる毎にメ七す制御回路ｆｉＫよりインク
リメントされ、データシーケンスＤ５の波形データはメ
モリ（ハ）のアドレスに順次ストアされる。波形は順次
一定間隔でサンプリングされたので、メモリ（ハ）にス
トアした順にデータの大きさを順次一定間隔でプロット
することによシ入力波形のサンプリングされた区間が再
生表示できる、この実時間モードは、サンプリングした
い入力波形が：姿二のサンプリング速度（周波数）に比
して十分低周波の場合に好適である。しかし、高周波入
力波形ｖｉｎの場合には、波形１サイクル中にとれるサ
ンプル数は多くてせいぜい２〜３　ａであり、波形を正
確に表示再生することはできない、高周波信号のサンプリングを行うには、本発明の波形デ
ソタイデは「等価時間」モードで動作することもできる
。このモードでは、反復波形Ｖｉｎの複数区間を各区間
につき一定間隔で１回以上サンプリングする。サンプリ
ング時点は各波形区間毎にトリガ現象を基準に順次遅延
時間が増加するようスキュさせる。第２図にこの波形サ
ンプリングの例を示す。この例では、各波形区間は高周
波方形波の１サイクルを含み、トリガ現波はその前縁と
する。サンプリング速度の限界によシ、各サイクル中に
４回のサンプリングが行われる。最初のサンプリング点
ｐＨはトリが点の直後であシ、後続の３つのサンプルＰ
１２　”　ＰＩ３は入力波形Ｖｉｎの１サイクル中／４
ルス）＠の１／２−ｆルス唱相当の一定間隔で行われる
。２番目のサイクル（区間２）の最初のサンダルＰ２１
はトリガ現象の後・ぐルス幅の１／Ｂ相当時間遅れてと
られ、後続サンプルＰ２２−Ｐ２４はその後１／２／母
ルス幅毎にとられる。同様にして、３番目のサイクル（
区間３）の４つのサンプルＰ３１””３４はトリガ現象
後１／４・ぐルス幅相当位置から始まる１／２−ｆルス
幅時間毎にとられる。また、４番目のサイクル（区間４
）中のサンプルＰ４１”４４はトリガ現象後３Ａパルス
幅相当位置から始まり１／２・母ルス幅間隔でとられる
。

波形のｐｔｔ点での大きさを表わすデジタイズされたデ
ータは、データ取込み前にμＰ（７）によりメモリｔｌ
ＪＩＩ御回路−によシ与えられるデータにより１択され
たメモリに）の開始点にストアされる。次に、メモリア
ドレスは４アドレスおきにインクリメントシ、その後４
番目のアドレスにサンプルｐｔｚのデータをストアする
。同様に、サンプルＰ１３のデータは８番目、サンプル
Ｐ１４のデータは１２番目のアドレスにストアする。そ
の後、メモリアドレス全減少して、サンプルＰＨのデー
タをサンプルｐｔｔのアドレスの次に大きいアドレスに
ストアする。サンプルＰ　２！　＋　Ｐ　２３及びＰ２
４のデータはその後４メモリアドレスおきに順次ストア
する。サンダルｐａｔ　−Ｐ４４のデータがとられるに
つれて、メモリ（財）のアドレスは同様に制御され、最
終的にはＰｌｌ。

Ｐ２１　、ｐ３ｔ　ｌ　Ｐ４１　＊　ｐｔｚ　Ｉ　ＰＸ
３　ｓ　Ｐ３ｍ＋　Ｐｄ２　＋＋＋”　＋　ＰＩ３　＋
　Ｐ２４νＰ３４ｓＰ４４の順序でデータが順次ストア
される。そこで、メモリ（ハ）にストアされた順序に一
定間隔でデータの大きさをプロットすると、第３図に示
す如く反復入力波形が図形表示できる。この表示波形の
サンプリング区間分解能はサンブリング速度ｔ−４倍に
して実時間サンプリングモードで動作したのと等価であ
る。従って、最大サンプリング速度が一定であれば、等
何時間サンプリングモードでは実時間サンプリングモー
ド時のサンプリング期間分解能が改善できる。サンプリ
ング分解能の改善は時間軸＋１ｉｌＪ御回路−により与
えられるスキュインクリメントの細かさと精度とのみに
よシ制限される。

本発明のデジタイザは高精度モードで動作させることも
可能である。即ち、この動作モードではデジタイズ精度
及び分解能はフラッシュＡＤＣ（ｔ＊の１０ビット精度
及び分解能を、遣えて、デシタイプの他の部品の精度に
依シ、例えば１２ビツト以上に増加することができる。

最初、サンプルデータを取込み、１０ヒットノ分解能と
精度でデジタイズし、上述した実時間又は等何時間動作
モードによりメモリ（ハ）にストアする。

次に、波形の後う売区間の同じ点でサンプリングを行う
。しかし各サンプルがとられる前に、ポイントデータ（
ト）には前の波形区間の対応部分で取込んだサンプルデ
ータをメモリ（７）にロードする。レジスタ（至）のポ
イントデータとオフセットレジスタ０埠のオフセットデ
ータを加算器（ロ）により加算し、増１［ａα埴の反転
入力に印加されるＤＡＣ（ロ）のオフセット屯圧出力を
増加する。よって、デシタイプの較正に必要な入力１圧
をオフセットすることに加えて、増輻器α嗜は入力サン
プル電圧ｖ凰を前に取込みメモリ（ハ）にストアした１
０ビツトデータの等価アナログ値だけオフセットして増
幅する。次のサンプリングプロセスの前に、利得制御レ
ジスタ（至）のデータをμＰ　（ｉ→によシ変更し、増
幅器（６）の利得が例えば２５６倍に増加するようにし
、且つ並列シフタ四は入力データを８ビツトシフトさせ
てデータを２５６で除算するようにする。ＡＬＵ（ハ）
はレジスタ＠からの入力データＤ４に前に取込みメモリ
（至）にストア済の１０ピツトポイントデータＤ６と加
算して入力′電圧の大きさをより正確に反映するようＫ
する。

増幅器に）の増幅した差出力ｖ２をフラッシュＡＤＣα
Ｑによシ１０ビットの分解能で量子化し、並列シック…
で８ビツトシフトし、メモリ（７）に予めストアされた
１０ビツトデータＤ６とＡＬＵ（ハ）により加算する。

ＡＬＵ　Ｋｌが１２ピツトの出力を出す大きさであると
仮定すると、１２ビツト精度の出力がレジスタに）を通
シ、予めストアされている１０ビツトのデータに代って
メモリー内にストアされる。この精度改善方法は、との
サンプリング装置の較正時にも使用可能である。

波形に高周波ノイズが含まれているときは、サンプリン
グ装置はこのノイズのピーク値をサンプリングして再生
した波形を大幅に歪ませることがあシ得る。従来の古典
的なサンプリング装置では「スムー・ジンク」と呼ばれ
る技法を用いてノイズ・ぜルスの影響を波形の広い範囲
に分散させている。

しかし、このスムージング技法では装置の過渡応答を低
下させ、このデータから再生した波形は低域通過フィル
タで歪まされたように見える。例えば、矩形波入力を表
示すると、その前後縁が丸められてしまう。入力波形の
過渡信号の影響を低減する為、第１図のサンプリング装
置は種々の平均化モードで動作できる。その１つでは、
反復波形’ｔ−ｄｊ数の波形区間中の同じ点でサンプリ
ングする。

各サンプリングで得たデジタル結果をサンプル数で除算
して、それらを總て加算した後メモリに）にストアする
。

波形の反復区間の同じ点で多数のサンプルをとυ、各点
の平均サンダル値を求めると、１つのサンダル中に起シ
得るス・母イクノイズの影・膠は大幅に低減される。例
えば、１０２４の反復波形区間をサンプリングすると、
並列シフタ（１）は入力データを１０”：７トシフトさ
せて入力サンプルデータ１１０２４で除算する。ＡＬＵ
（ハ）はこの除算データを、このサンプリング点に対応
するメモリに）のアドレスに予めストアしたデータと／
ＩＯ算して、このメモリアドレスのデータを、この加算
結果と置換する。異なるサンプリング点の各々につき１
０２４個のサンプルをとると、メモリ（至）の各位置に
ストアされた合計値は１０２４の反復波形区間の各々に
つき同じサンプリング点でとった１０２４個のサンプル
の平均値となる。この平均化手法を使用すると、定常的
に発生する高周波信号を高精度でサンプリングするこの
サンプリング装置の性能を低下することなく入力信号中
のランダムノイズの影響が軽減できる。

次に、「スピ／」モードと呼ばれるデシタイプの平均化
勘作モードにつき説明する。これは等何時間サンプリン
グ技法とノ・−ドウエア平均化を組合せたものである。

各反復波形区間中のトリガ点（現象）に対し同じ相対位
ｄで入力信号をただ１回すンノリングする。メモリ（ハ
）の現在のアドレスは例えば１０２４サンプルがとられ
、除算され、加算されてメモリのそのアドレスにストア
されるまで変化しない。次にメモリ（ハ）の現在のアド
レスを１つインクリメントし、別の１０２４反１波形の
各区間で１個のサンプリングを行う。しかし、２回目の
１０２４個のサンプリング時点は各波形区間内のトリガ
点に対して１回目に１０２４個のサンプリングを行った
時点よシ連れている。２回目の１０２４個のｙ”　−タ
サンプルも同機に除算、ＪＭ算して次のメモリアドレス
にストアされる。この１０２４個のサンプリング工程を
何回か行い、毎回のサンプリング時点をトリが点に対し
て順次遅延（スキュ）させ、メモリ（財）にストアされ
たデータがこの波形区間の何点かの平均す／ノル値とな
るようにする。

上述したスピンモードに対して、「コム」モードと呼ば
れるデノタイデの平均化１作モードがある。

このモードでは、各波形区間中に１回でなく何回かサン
プリングする。サンプリングの後、その点の入力データ
をデジタイズし、除算し、そのサンプリング点に関連し
てメそす（至）の現在のアドレスにストアされたデータ
Ｄ６と／ＪｎＸする。次に、このアドレスを次のサンプ
リング点のアドレスにインクリメントする。各サンプル
波形区間のサンプルデータかデジタイズされた後、メモ
リ（ハ）のアドレスを初期アドレスにリセットする。こ
の工程は数箇所の同じ点で１０２４個のサンプル力；と
れるまで反復する。メそりに）内にストアされたデータ
はその波形区間に沿った数箇所の各１０２４サンダルの
平均値となる。

「スムーズ」動作モードはハードウェア平均と実時間サ
ンプリングの組合せである。１波形区間の順次のサンプ
リング区間をいくつか定め、各区間の多くのサンプリン
グ点で入力波形のサンプリングを行う。メモリ（至）の
アドレスは各サンプリング間隔後のみインクリメントさ
れる。各区間でとったサンプルデータを除算及び加算し
て、各区間のサンプリングデータの平均値とする。この
データから、平均値が各区間の中点における波形の振幅
であるとの前提で入力波形を再現する。

これらスピン、コム又はスムーズ平均動作モードのいず
れを選択するかはデジタイズしたい波形の周波数によシ
決める。デノタイデが平均モードで動作すると、メモリ
アドレスを変更しなければならないときμＰ４は新しｈ
アドレスをメモリ制御回路図に与える。従って、コム平
均セードでは、μＰ−はサンプルをとる毎にメモリアド
レスをリセットする必要があシ、スピン平均モードでは
μＰに）は多くの（例えば１０２４個）サンプルをとる
毎にメモリアドレスをリセットすれば足りる。高周波入
力信号の周期はμＰ（９）がメモリアドレスを変更する
に要する時間に比して短いので、高周波入力信号の場合
、１点当りのサンプル数が同じであればスピン平均モー
ドはコム平均モードよシ迅速に入力信号のデジタイズを
行う。しかし、：７ム平均モー）は低周波入力信号の場
合にはスピン平均モードよシ高速である。スムーズ平均
モードは、慕てのサンプルｔ−１つの波形区間中にとる
ので、極めて低周波のデジタイズのみに有効である。

第４図は４１図の時間、油制御回路（ロ）とメモリ制御
回路−の詳訓ブロック図である。この７″ノタイデのサ
ンプリングｒ−）αＱは入力信号ｖｌｎをストローブ発
生器（５２）からの短い・やルスでストローブされたと
きサンプリングする。ストローブ発生器（５２）はトリ
ガされるプロゲラｉプルスキュ発振器（５４）からの矩
形信号に応じてストローブ・９ルスを発生する。スキュ
発振器（５４）の矩形波出力周波数は第１図のμＰ−坤
力為らのデータで決まシ、その出力は入力信号Ｗｉｎが
例えばゼロ交差する時点である選択されたトリガ点の検
出によりトリガ信号を送るべく入力信号ｖｉｎをモニタ
するトリが発生器（５５）によシトリがされる。トリガ
現象の性質（レベル、極性等）はμＰ　ｓ４のデータで
定義される。スキュ発振器（５４）の出力信号はトリガ
信号ＴＲＩＧにより開始し、トリガ信号の後、μＰ、→
から与えられるスキュデータにより決まる遅延時間労連
れる。よって、信号ｖｉｎの各反復区間の最初のサンプ
リング時点はトリガ点の後、グログラムされた期間が終
了した時点である。このスキュ発振３　（５４）の出力
は周期的であるので、各波形区間中の残りのサンプリン
グ時点はその後一定間隔である。スキュ発振器（５４）
のサンプリング制御出力信号は後続のトリが信号が発生
する毎に停止及び再開し、再開時点は順次プログラムさ
れた微小時間分だけスキュ、即ち遅延する。

スキ゛ユ発振器（５４）のサンプリング制御出力信号は
マルチタッグ付き遅延ｄ　（５９）にも印加され、各タ
ッグからフラッシュＡＤＣαｌびレジスタＱ１．に）、
に）を含む第１図のデジタル・４イグラインα→の各デ
バイスにイネーブル信号を供給する。各タップの遅延時
間は・母イグラインα→のデバイスの動作速度に応じて
選択され、データサンプルが・母イグラインを正常にシ
ーケンスするようにする。スキュ発振器（５４）の出力
はサンプリング速度カウンタ（５８）にも供給され、そ
の出力矩形・母ルス数を計数してＮ番目の矩形波発生毎
に書込みストローブ・母ルスを発生させる。Ｎの大きさ
は第１図のμＰ　ｔ４によシカウンタ（５８）に与えら
れるデータによシ決まる。カウンタ（５８）の計数値は
トリガ発生器（５５）からのトリが信号によシゼロにリ
セットされる。カウンタ（５８）の各出力・ぐルスは遅
延回路（６０）により遅延され、サンプルデータがデジ
タルパイプライン（１−Ｉをメモリ（ハ）のデータ入力
端子に正しく通過するようにする。カウンタ（５８）の
各遅延出力パルスはメモリに）の読み／８き制御入力（
Ｒ，、Ｗ）に印加され、スキュ発振器（５４）からのサ
ンブリング制御信号のＮ番目毎にメモリ（財）を書込み
イネーブルする。聡てのサンプルをメモリ弼にストアす
るには、カウンタ（５８）の計数限界を１にセットする
。しかし、Ｎ番目のサンプル毎にストアするには、計数
限界をＮにセットする。この機能は上述した高精度モー
ド動作に峙に有用である。即ち、最初のサンダルをとシ
、デジタイズし、メモリ（至）とポイントレノスタ■に
ストアすると共に、後続波形区間の同じ点で２番目のサ
ンプルをとったときオフセットε圧Ｖ。ｆｆ′ｔ−増加
する。ストローブ制御信号の各サイクルでサンダルデー
タはデジタルパイプラインαψを進行するので、サンプ
リングゲートα埠からメモリ（至）ヘサンデルデータを
ステップさせるには、数サイクルのストローブ制御信号
が必要となる。また、ストローブ信号の各サイクルでサ
ンプルをとるので、最初と２番目のサンプル間に何個か
不要な波形サンプルがとられる。カウンタ（５８）の計
数限界をうまくセットして、これら不要なサンプルがメ
モリ（ハ）内にストアされないよう（できる。

第４図のメモリ制御回路間はアドレスレジスタ（６４）
を含み、その内容でメモリ（至）のアドレス選択をする
。レジスタ（６４）内のアドレスデータは加算器（６６
）の−人力とすると共に、インターリーブレジスタ（６
８）にストアしたデータを加算器（６６）の他の入力と
する。遅延回路（６０）からのメモリ書込みストローブ
信号はアドレスレジスタ（６４）のクロック入力ｆｔ駆
動し、レジスタ（６４）が７７０ｘ器ω６）の出力を各
書込みストローブ信号の終シに次のメモリアドレスとし
てストアする。よって、メモリアドレスは遅延回路（６
０）がパルスを発生する毎にインターリーブレジスタ（
６８）にストアされたデータ値によシインクリメントし
てもよい。メモリアドレスがインクリメントする蛍がプ
ログラム可能であるので、このデノタイデは上述した等
価時間モードで１作中正しい順序でデータをメモリ（至
）にストアでき、またμＰ　ｋ４の介入なく各サンプル
後迅速にメモリアドレスの変更が可能になる。

遅延回路（６０）の書込みストローブ出力信号はスキャ
ン（走査）終了カウンタ（７のにも印加され、このカウ
ンタ（７０）は書込みストローブ・ｆルス数がμＰ４Φ
でプリセットされた限界直に到達するときμＰ１４１：
信号を送る。これによシ、データ取込みプロセスの完了
をμＰ　＜４に知らせる。トリが発生器（５５）はμＰ
榊からの信号により選択的にイネ−グル／ディスエーブ
ルできるので、μｐ、ｔｌｈよトリガ発生器（５５）　
ｔイネ−グルして１つのトリガを発生し、その後ス牟ヤ
ン終了カウンタ（７０）が所定数のサンプルをとったこ
とを指示する迄ディスエーブルすることかで色る。次に
、μＰ（６）は再度トリが発生器をイネーブルする。こ
の機能によ）、μＰ　、ｌ・は各反贋波形区間当シのサ
ンダル数ｔ−＋ＵＵ御することができる。

よって、時間−１御回路■はサンプリング速度、トリガ
点に対する各サンダルの位は、サンダルデータが取込み
メモリにストアされるサンプリングデータの周波数及び
各データがストアされるメモリアドレスを正確に、σ１
ｊ御することにより、とのデ・ゾタイデが予ｄ［１１可
能なサンプリング・妨作を行うようにすることかできる
。μＰ（７）はスキュ発振Ｒ（５４）の出力周波数を調
整してサンプリング速度を制御し、スキュ量を調節する
ことによりトリガ点と波形のサンプリング点の位置関係
を制御する。μＰ（ト）はサンプリング速度カウンタ（
５８）の計数限界（Ｎ）を調節することによりメモリ（
ハ）のデータストレージ速度を制御し、またインターリ
ーブレジスタ（至）にストアされたデータの大きさを調
節することにより取込みメモリ（ハ）にストアされる速
読データのアドレス選択ステップを制御する。更に、μ
Ｐ（７）はアドレスレジスタ（６４）に直接データをロ
ードすることによりメモリアドレスを直接セットでき、
またスキャン終了カウンタ（７０）のプログラミングと
トリガ発生器（５５）　ｆｔ適当に制御することによプ
、各トリガ信号の後ストアされるす／グリング点の総数
が制御できる。

メモリアドレス発生器（５のと時間軸制御回路−との各
ブロックはデログラマツルスキュ発振Ｒ（５４）を除き
周知のものであるので、ここで詳、【」は省略する。第
５図はスキュ発振器（５４）の詳細ブロック図であ）、
トリガされる発振器（７２）　、プログラマツルスキュ
発生器（７４）及びグログラマプル分周器（７６）を含
んでｈる。第４図のトリが発生器（５５）からのトリガ
信号を発振器（７２）に印加し、トリガ信号を受ける毎
に１００ＭＨｚの矩形出力信号ＣＬＫＩ　ｉ発生する。

発振器（７２）の出力信号はスキ二発生５　（７４）に
印加し、これはトリガ信号を受けた後、７’ｏグツム可
能な遅延時間だけ遅れて２０ＭＨｚの出力信号を発生す
る。この２０ＭＨｚのスキ二発生器出力信号ＣＬＫ４は
分局器（７６）に入力され、ここで第４図のストローブ
発生器（５２）を駆動するストローブ制御信号出力を発
生する。ストローブ制御出力信号の周波数は分局器（７
６）で選択して、ス午ユ発生器（７４）からの２０ＭＨ
ｚ入力信号ＣＬＫ４を第４図のμＰＯφにより与えられ
るデータで決まる量で分周する。発振器（７２）と分局
器（７６）の機能を果す回路は当業者に周知であるので
、ここでは詳述しない。

第６図は第５図のプログラマツルスキュ発生器（７４）
の詳細ブロック図であ）、スキ二回路（８０）　。

タイミング回路（８２）　、÷Ｎカウンタ（８４）及び
ＡＮＤグー　）　（８６）より成る。このスキ二回路（
８０）は第５図のトリガされる発振器（７２）の出力信
号（ＣＬＫＩ）と同じ周波数（例えば１００ＭＨｚ　）
である矩形出力信号ＣＬＫＺを発生し、ＣＬＫＩはスキ
ニー回路（８０）に基準クロックとして印加される。Ｃ
ＬＫＩとＣＬＫ２とは同一周波数であるが、スキ二回路
出力信号ＣＬＫ２はＣＬＫＩに対し名１．囚のμＰ０・
力島らの位相角データＤ！で決まるＯｏ乃至３６００の
位相遅れか生じる。

基準信号ＣＬＫＩはＣＬＫ２と共にタイミング回路０３
２）にも入力される。タイミング回路（８２）には基準
クロック信号ＣＬＫＩを始幼させ、従ってＣＬＫＩの最
初の・母ルス前縁と一致するトリガ信号ＴＲＩＧも入力
され、トリが信号の後、所定期間の終了後の最初のＣＬ
Ｋ２・ヂルスの前縁でイネーブル信号Ｓ１を作る。

この期間の長さは第１図のμＰ−からタイミング回路（
８２）への入力として印加されたタイミングデータＤ２
とスキ二回路（８０）が作り、ＣＬＫＩとＣＬＫ２の位
相差が１８０’を超すか否かを示すバイナリ制御信号Ｘ
、の状態により決まる。データＤ、は基準クロックパル
スＣＬＫＩの周期（Ｔ）の整数（Ｊ）倍で表わされる。

タイミング回路（８２）は信号Ｓ１を遅砥させる期間を
ＪＸＴ秒又はＪｘＴ＋Ｔ／２秒に調整する。Ｔ／２秒の
付加は、信号ＣＬＫＩとＣＬＫ２の位相差が１８００を
超すと信号Ｘ、が示丈と　きに行われる。

イネーブル信号Ｓｌはス千二回路（８０）のクロック信
号ＣＬＫ２の出力／ｆルスを計数する÷Ｎカウンタ（８
４）をカウントイネーブルする。カウンタ（８４）はカ
ウントイネーブルされる毎にＴ秒幅の出力パルスを作り
、その後クロック信号ＣＩ、に２のＮパルスを計数する
毎に周期的な付加量カッ々ルスを出す。ここで。

ＮはμＰに）からの制御データＤ、にょυ決まる。この
例では、クロック信号ＣＬＫ２は１００ＭＨｚ　テ；ｈ
　ｌ）　、　２０ＭＨｚのスキ二発生器出力が必要であ
るので、Ｎは５に設定し、÷Ｎカウンタ（８４）によυ
分周した出方信号ＣＬＫ３の周波数は２０ＭＨｚとなる
。これら信号ＣＬＫ２とＣＬＫ３社Ａ付Ｄダート（８６
）に入力され、これによりスキ二発生器の２０ＭＩ（を
出力クロック信号ＣＬＫＪを作る。

信号ＣＬＫＩ乃至ＣＬＫ４の時間関係１に第７図及び第
８図に示す。第７図は信号ＣＬＫＩとＣＬＫ２間の位相
差Ｐが１８０°未満の場合である。このとき信号Ｘ。

はトリガ信号ＴＲ／ＩＧの後の期間Ｉに７７２秒の時間
を付加する必要のない期間である。イネーブル信号Ｓ１
は期間■の終了後の最初のＣＬＫ２パルス（９２）の前
縁で生じるので、信号ＴＲＩＧとＳ１間の期間はＪｘＴ
　（−ＰｘＴ／３６０秒であるＪＰｘＴ／３６０秒の付
加時間は１番目のＣＬＫｌ／４１ルス（９０）と対応す
るＣＬ、に２ノぐルス（９２）の前縁間の位相差でめる
一ＣＬＫ２パルス（９２）は÷Ｎｌ！２１路（８４）か
ら最初のＣＬ、に３パルス（ｇ４）を発生させる。第６
図のＡＮＤゲート（８６）はこのＣＬＫ２．＃ルス□□
□）と最初のＣＬＫ３／４１ルスーとの論理積で最初の
Ｃ［、に４．臂ルス（９６）を出す。次のＣＬＫＪ−臂
ルス（９８）はＣＬＫ２信号のＮサイクル後１次のＣＬ
Ｋ３／Ｊ？ルス（Ｚｏｏ　）と同時に発生する。よって
、最初のＣＬＫＪ　ノ＃ルス（９６）はトリが信号ＴＲ
ＩＧからＪｘＴ＋　ＰｘＴ／３６０秒に発生し、その後
絖ＣＬＫ４パルスはその後ＮＸＴ秒毎に発生する。

信号ＣＬＫＩとＣＬＫ２間の位相差Ｐが１８０６ｔ−超
す場合の信号ＣＬＫＩ乃至ＣＬＫ４の時間関係を第８図
に示す。この場合の信号Ｘ、の状態は＊　　トリＷ信号
ＴＲＩＧ後の期間ＩをＴＸＪｌ−７７２秒となす。イネ
ーブル信号Ｓ！は次のＣＬＫ２パルス（１０４）の前縁
、即ち期間Ｉの終了後ＰＸＴ／３６０−　Ｔ／２秒後に
発生する。このＣＬＫ２パルス（１０４）；ｉ÷Ｎカウ
ンタ（８４）から最初のＣＬＫ３パルス（１０６）　ｔ
−発生させ、これ’ｉ　ＡＮＤ　ｆｆ−ト（８６）でＣ
ＬＫ２ノ９ルス（１０４）とＡＮＤ　ｔ−とシ、最初の
ＣＬＫ４パルス（１０８）を発生する。次のＣＬＫ４パ
ルス（１１０）ハソの後ＮＸＴ秒後に発生させる。よっ
て、位相差Ｐが１８０’未満の場合と同様に、最初のＣ
ＬＫ４パルス（１０８）ハトリカ信号ＴＲＩＧからＪＸ
Ｔ　−）−ＰＸＴ７３６０秒後に。

後続ノクルス（１１０）等は夫々その後ＮｘＴ秒毎に発
生する。このＴ／２　Ｃ半サイクル）の時間が付加され
た理由は、それがない場合には、ＣＬＫ２パルス（１０
４）に先行するＣＬＫ２パルス（１１２）がＣＬＫ３ノ
ぐルス（１１４）を発生してしまい、これがＡＮＤグー
）　（８６）からＣＬＫＪ　ノ母ルス（１１６）　’ｔ
−出すので遅延時間が不足する（図中点線で示す）。後
続・９ルス（１０９）等についても同様に早く発生し過
ぎる。

第７図及び第８図から判るとおり、ＣＬＫＩとＣＬＫ２
との位相差Ｐに関係なく、トリガ信号ＴＲＩＧと最初（
Ｄ　ＣＬＫＪ　ａ４　ｋ　）Ｃ間Ｏａ延時間はＪｘＴ＋
ＰｘＴ／３６０秒であり、後続のＣＬＫ４パルスとの間
隔はＮＸ７秒になる。ここで、Ｐ、Ｊ及びＮの大きさは
第１図のμｐＨからのデータＤ、、Ｄ、及びＤ３の関数
であるので。

最初のＣＬ、に４パルスのタイミングと、その後の各Ｃ
ＬＫ４　、Ｉｆルスの発生頻度（周波ａ）は完全に予測
可能であり、また信号ＣＬＫＩとＣＬＫ２間の位相角ｐ
ｔ−正確に調節するスキ二回Ｍ　（８０）の能力で主と
して決まる精度で制御可能である。

第９図は第６図のスキ二回路（８０）の詳細ブロックで
あシ１位相角データＤｌでアドレス選択されるメモリ（
１２０）ｔ−含んでいる。データＤＩを信号ＣＩ、Ｋｌ
とＣＬＫＺ間の希望位相角（ｏ’乃至３６０°）ｔ−表
わすように設定すると、メモリ（１２０）は希望位相角
に対応するアドレス選択されたストレージ位置のデータ
を出力する。この出力データにはデータＤ、とり。

及びバイナリビットに１とＸｔｆｅ含んでいる。データ
Ｄ、の大きさは、データＤ１の位相角Ｐの余弦絶対値に
比例し、データＤ、の大きさはこの位相角の正弦絶対値
に比例する。ピッ）　ＸＩとＸ、はバイナリ制御信号で
あり、位相角Ｐに応じて下記表−工に示す如く高低いず
れか一方である。

表−工位相角が１８０’ｔ−超し第６図のタイミング回路（８
２）が正常動作に必要なＶ２の付加遅延を必要とすると
き、信号Ｘ、は高レベルであることに注目されたい。

メモリ（１２０）の出力データＤ、は第１デジタルアナ
ｏｆｆ換器ＤＡＣ（１２２）に入力する。第１　ＤＡＣ
（ｘ２２）ａデータＤ、に対応する大きさの電流！Ｉを
流す定電流源として作用する。一方、データＤ６は第２
　ＤＡＣ（１２４）に入力される。第２　ＤＡＣ（１２
４）もデータＤ、に対応する大きさの電流Ｉ８を流す定
電流源として作用する。

スキ二回路（８０）は６個−組のスイッチＳＷ、乃至ｓ
ｗ、　６含んでいる。スイッチＳＷ１　トＳＷ、　ノｘ
インテング吠態はメモリ（１２０）から出る信号Ｘ１の
状態により制御され、スイッチｓｗ４とｓｗｓは信号Ｘ
、により制御される。ＳＷ、のスイッデング状態は基準
クロンク信号ＣＬＫＩにょシ制御され、他方ｓｗ、はＣ
ＬＫＩ信号をそ（７）　１７４周期、即ち１００ＭＨｚ
　（Ｄ　ＣＬＫＩ信号の場合には２，５ｎｓ遅延させた
遅延クロック信号ＣＬＫＩ’で制御される。ＤＡＣ（１
２２）の電流ＩｉはスイッチＳＷ、を通りＣＬＫＩが低
（又は高）のときスイッチｂＷ、　（又？’ｉ　ＳＷ、
＋　）ｆｔＫ　しす。他ｊ５　、　ＤＡＣ（１２４）Ｏ
ｇ流■２はスイッチＳＷ６を流れ、更に信号ＣＬＫＩ’
が低（又は高）のときスイッチ５Ｗ１１（又は５Ｗ４）
を夫夫流れる。

スイッチＳＷ、は信号Ｋｌが低であればノード（１２Ｂ
）から電流Ｉ、Ａｆ：流し、高であれば正電源＋Ｖから
電流■１金流す。−万、スイッチｓｗ、は信号Ｘｌが高
であればノード（１２８）から゛磁流！１１１′ｆＩ−
流し、低であれば正電源＋Ｖから電流Ｉ＋ｔ−流す。同
様にして。

スイッチＳＷ４は信号Ｘ！が低のときノード（１２８）
から電流Ｉ２Ａを流し、高であれば正電源＋Ｖから電流
Ｉ。

を流す。またスイッチＳＷ、は信号が高のときノード（
１２８）に電流Ｉ２．ｌ流し、低のとき正電源＋Ｖから
電流Ｉ、を流す。ノード（１２８）の電流■ＩＡｌ　■
ＩＢｌ　■２Ａｌ■２ｍ＋の合成値である！、はＱの高
い１００ＭＨｚのフィルタ（１３０）を介して接地に流
れ、を流Ｉ、によりこのフィルタ（１３０）両端に生じ
る電圧降下ｖ０は比較器（１３２）の反転入力端に入力
され、その非反転入力端子は接地される。

スキ二回路（８０）の動作を第９図の回路と第１ＯＡ乃
至１００図の波形図を参照して以下に説明する。

第１ＯＡ乃至１００図は信号ＣＬＫＩとＣＬＫ２間の位
相角Ｐが異なる場合の各部波形の変化状態に示す。第１
０Ａ図はデータＤ、の位相角がθ°の場合のスキ二回路
（８０）の主要動作波形図である。この場合５表−Ｉか
ら明らかな如く信号Ｘ１とＸ、は共に低であるので、ス
イッチｓｗ１とＳＷ４はノード（１２８）に電流ＩＩＡ
と■２Ａ　”流す。メモリ（１２０）からのデータＤｓ
の大きさは１（２）０°ｌ＝１であシ、電流工、は最大
値、例えば１００ｍＡである。スイッチＳＷ、は基準ク
ロック信号ＣＬＫＩの高レベル期間中のみ電流Ｉ、ｔ−
８Ｗ、に流すので、電流’ＩＡはＣＬＫＩと同相の矩形
波となる。

他方、データＤ、の大きさは１幽０’１＝＝Ｏであシ、
’２Ａは常時Ｏである。よって、電流１．　ＦｉＩ、Ａ
と等しく、比較器（１３２）の入カ亀圧は０直位を中心
にして発振する正弦波となシ、その出力はＣＬＫＩと同
相の矩形波ＣＬＫ２となる。

第１０Ｂ図はデータＤ、の位相角が４５”　＋７）場合
のスキ二回路（８０）の動作を示す。４５°は第１現象
であるので、信号Ｘ、　、　Ｘ２共に低レベルであシ、
ノード（１２８）にはスイッチｓｗ、とｗ４を介して電
流■１゜と１２Ａとが流れる。しかし、”ＩＡの大きさ
は１ｍ４ｓ’ｌ　＝０．７０７、即ち最大値の０．７０
７倍である、前記の例では７０．７ｍＡである。スイッ
チｓｗ、はＣＬＫＩの高レベル期間中のみ■、全スイン
テＳＷ、　Ｋ流すので、電流”ＩＡはＣＬ′Ｋｌと同相
の７０．７ｍＡの矩形波となる。ｒ−タＤの大きさは１
ｄｎ４５°ｌ＝０．７０７テあり、！、ト同じく最大値
の０．７０７倍のＩ、が流れる。スイッチ８Ｗ、は遅延
クロックＣＬＫ　１’の高レベル中のみ電流■、をスイ
７　テＳＷ　、　ヘ流ｔ　（Ｄ　ｆ、■２ＡハｃＬＫ１
カラ９ｏｏ遅レタ矩形波となる。電流ＩｊＢとＩ２．は
常時０である。

電流！１ＡとＩ２□の合成１直が電流Ｉ、となり、比較
器（１３２）に入力される正弦波電圧ｖ０はｇ　１０８
図に示すとおシであり、信号ＣＬＫ２は信号ＣＬＫ　１
に対して４５゜位相遅れの矩形波となる。位相角が００
乃至９０’間で変化すると、スキ二回路（８０）の動作
は上述と同、様であるが、　ｉｌｌ、（ｉｆ、　１１と
！、の大きさが異なり、位相角がぴから増加するにつれ
てｔ流ｌ５（Ｌ）は増加（減少）する。その結果、デー
タＤ、が増加して位相角が増加するに応じて正弦波ｖ０
が右へ移動してパルスＣＬＫＩとＣＬＫ２の前縁間の位
相差は増加する。

第１０Ｃ図はデータＤ１によりセットされる位相角が３
１５’の場合のスキ二回路（８０）の動作波形図である
。３１５°は第４！ｉ！限であるので、表−工から信号
Ｘ１は低、Ｘ、は高であシ、スイッチＳＷ１とＳＷ、が
夫々を流ＩＩＡとＩ２Ｂをノード（１２８）に流す。Ｄ
、の大きさはｌ　ｃａｓ　３１ｆｌ　＝　０．７０７で
あるので、スイッチＳＷ３はＳＷ、を介してＣＬＫＩの
高レベル期間中電流Ｉ。

ｆ、流し、電流■、Ａは第１０Ｃ図に示す如（ＣＬ、Ｋ
ｌと同相の矩形波となる。他方、データＤ、の大きさも
１出３１５８１＝０．７０７であり、スイッチＳＷ、は
この電流Ｉ、をスイッチｓｗ、ｔ−介してＣＬ、Ｋｌ’
の低レベル期間中のみノード（１２８）に電流■２□を
流す。よって、電流Ｉ２ＢはＣＬＫＩに対して２７０°
遅れた矩形波となる。

このとき、′電流■ＩＢとＩ２Ａは常時０である。電流
１１Ａと１２Ｂを合成して電流Ｉ、を得ると、比較器（
１３２）への入力正弦波電圧ｖ０は第１０ｃ図に示すと
おりであり、比較器（１３２）からＣＬＫＩに対して３
１５°位相遅れの矩形波出力ＣＬＫ２が得られる。

よって、スキ二回路（８０）は信号ＣＬＫＩとＣＬＫ２
間の位相差を０°乃至３６００の全範囲にわたり調節で
きる。この−節の分解能はＤＡＣ（１２２）と（１２４
）の分解能（ビット数）とメモリ（１２０）にストアさ
れるデータＤ、とり、のテイズにより決まる。

第１１図は第６因のタイミング回路（８２）の詳細ブロ
ック図であり、ノ母ルスカウンタ（１３４）、遅［回路
（１３６）、マルチプレクサ（１３８）及びＪ−にフリ
クデフロツｆ　（ＦＦ）　（１４０）より成る。カウン
タ（１３４）はクロック入力端（ＣＬＫ）のＣ１，Ｋｌ
信号・ンルスを計数し、その計数値がカウンタ（１３４
）の計数限界入力端（ＣＮＴＬＩＭＩＴ）に印加したデ
ータＤ２で決まる計数限界に達したとき出力信号Ｓａｔ
”発生する。カウンタ（１３４）はＴＲＩＧ信号により
イネーブルされる。出力信号Ｓ。

はマルチプレクサ（ＭＵＸ）　（１３８）の−入力端に
直接入力されると共１ｃ　ＣＬＫＩ信号の１／４周期、
即ち１００ＭＩｈ　（Ｄ　ＣＬＫＩ　ｋ　使用する場合
には２．５ｎｓ遅延きせる遅延回路（１３６）　を介し
てＭＵＸ　（１３８）の他の入力端に入力する。ＭＵＸ
（１３８）のスイッチング状態は第６図のスキ二回路（
８０）からの信号Ｘ、により制御される。ＭＵＸ（１３
Ｂ）の出力はＸ、が低（高）のとき夫々Ｓｓ　（Ｓｓ’
）であシ、　ＦＦ（１４０）のＪ入力端に印加される。

論理θレベルでＦＦ（１４０）のに入力を駆動し。

ＣＬＫ２信号ＦＦ（１４０）のクロック入力端（Ｃ［、
Ｋ）　ｔ−駆動する。イネーブル信号Ｓ１がＦＦ　（１
４０）のＱ出力から得られ、十Ｎカウンタ（８４）のイ
ネーブル入力（ＩＮ）に印加される。

ＴＲＩＧ信号がカウンタ（１３４）をイネーブルした後
、カウンタ（１３４）はデータＤ！で決まる計数限界Ｊ
になるまで、ＣＬＫＩノ臂ルスを計数する。このとき、
カウンタ（１３４）は信号ｓ、ｔ−発生し、ＭＵＸ（１
３８）を介して直接信号Ｓ、が又は遅延信号Ｓ、ＩがＦ
Ｆ（１４０）のＪ入力端に入力され１次のＣＬＫ２パル
スでＦＦ（１４０）のＱ出力端からイネーブル信号Ｓ１
を発生するようセットする。信号発生を終えると、　Ｆ
Ｆ（１４０）と÷Ｎカウング（８４）はμＰ（ハ）のリ
セット信号でリセットされる。

上述したとおり１本発明による波形デジタイザは予測可
能な時間軸回路を用いてデータサンプリング及びストア
時点を制御しており、実時間又は等励時間テンプリング
モードのいずれでも動作でき、高精度モードで動作する
ことも可能である。

更に３種類のハードウェア平均モードで動作することも
でき、これにより広範囲の周波数にわたり高度のノイズ
除去及び分解能で波形デジタイズが可能になる。

尚、上述の説明は本発明を好適一実施例について行った
ものであシ、当業者には本発明の要旨を逸脱することな
く種々の変形変更が可能である。

従って、本発明の技術的範囲にはこれら変形変更を含む
こと勿論である。

〔発明の効果〕

本発明の波形デノタイザによると、入力波形をトリガ信
号を基準にしてデジタル的に調節可能な時点及び周期で
サンプリングして１連アナログサンプルを得、これを調
節可能なオフセットと利得の増幅器で増幅して第２のア
ナログサンプルとし。

更に高速ＡＤＣでデジタルサンプルに変換している。

従って、高精度の実時間・等価時間丈ンデリングモード
で動作すると共に波形の歪ｔ−最小にして各６１７ベＶ
−ジングモードで動作できる。特に並列シフタを用い１
反復波形の対応部分又は相互に隣接した複数部分を多数
（Ｎ）回テンプリングし、その各サンプルをＮで除した
Ｎ個のサンプル全加算して高速且り忠実なハードウエア
アベレージングが可能であるので、ランダムノイズを非
反復的信号波形又は反復高周波信号波形の高精度波形デ
・ノタイプとして極めて有用である。

【図面の簡単な説明】

第１図は本発明による波形デジタイザのブロック図、第
２図は本発明による波形デジタイザの等励時間サンプル
リングモードにおける動作説明図。第３図は第２図の場合の波形再生状態説明図、第４図は
第１図の時間軸回路とメモリ制御回路の詳細ブロック図
、第５図は第４図のプログラマプルスキュ発振器の詳細
ブロック図、第６図は第５図のプログラマブルスキュ発
生器の詳細ブロック図。第７図及び第８図は第６図の要部動作説明図、第９図は
第６図のスキ二回路の詳細ブロック図、第１０Ａ図乃至
第１０Ｃ図は第９図の各主要信号間の時間関係説明図、
第１１図は第６図のタイミング回路の詳細ブロック図で
ある。叫はサンプリング手段、Ｑ４は増幅手段、（′ｌｅはア
ナログデジタル変換手段、　ｃｌｌ）は除算手段、（ハ
）は加算手段、（ハ）はメモリである。

Claims

【特許請求の範囲】１、入力波形のアナログサンプルをトリガ信号に対して
順次遅延した時点でサンプリングして第１のアナログサ
ンプルシーケンスを得るサンプリング手段と、上記第１のアナログサンプルシーケンスを調節可能なオ
フセット及び利得で増幅して第２のアナログサンプルシ
ーケンスを得る増幅手段と、上記第２のアナログサンプ
ルシーケンスを対応する第３のデジタルサンプルシーケ
ンスに変換するデジタル変換手段とを具える波形デジタイザ。２、上記デジタル変換手段は入力波形の対応する部分の
Ｎ個の各サンプルデータをＮで除算し、除算したサンプ
ルデータを加算する除算及び加算手段を含むことを特徴
とする特許請求の範囲第１項記載の波形デジタイザ。