JPS6221212A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6221212A JPS6221212A JP15977885A JP15977885A JPS6221212A JP S6221212 A JPS6221212 A JP S6221212A JP 15977885 A JP15977885 A JP 15977885A JP 15977885 A JP15977885 A JP 15977885A JP S6221212 A JPS6221212 A JP S6221212A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- diffusion region
- silica film
- buried diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 238000009792 diffusion process Methods 0.000 claims abstract description 47
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 18
- 239000007788 liquid Substances 0.000 abstract description 5
- 238000005259 measurement Methods 0.000 abstract 1
- 239000007888 film coating Substances 0.000 description 16
- 238000009501 film coating Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に埋込拡散
層の形成方法に関する。
層の形成方法に関する。
本発明は、半導体基板上にこの半導体基板と異る導電型
のシリカフィルムを拡散源として埋込拡散領域を形成す
る半導体装置の製造方法において、シリカフィルム塗布
膜を直接パターンニングした後熱処理により埋込拡散領
域を形成することにより、 埋込拡散領域に生ずる角部に基づくパターンエツジ効果
およびパターン寸法によるパターン効果を減少させたも
のである。
のシリカフィルムを拡散源として埋込拡散領域を形成す
る半導体装置の製造方法において、シリカフィルム塗布
膜を直接パターンニングした後熱処理により埋込拡散領
域を形成することにより、 埋込拡散領域に生ずる角部に基づくパターンエツジ効果
およびパターン寸法によるパターン効果を減少させたも
のである。
バイポーラ集積回路は一般に、エピタキシャル成長層を
絶縁分離した島状の領域内に素子を形成するが、直列抵
抗等を減らすため、その直下のｐ型シリコン基板内にエ
ピタキシャル成長層不純物より濃度の高い不純物濃度の
ｎ゛型埋込拡散領域が形成されている。
絶縁分離した島状の領域内に素子を形成するが、直列抵
抗等を減らすため、その直下のｐ型シリコン基板内にエ
ピタキシャル成長層不純物より濃度の高い不純物濃度の
ｎ゛型埋込拡散領域が形成されている。
第２図（ａ）〜＜ｎは従来例によるバイポーラトランジ
スタの主要工程における断面図である。まず・第２図（
ａ）に示すように、ｐ型シリコン基板１に熱酸化膜４を
形成し、ついで決められた位置にｎ＋型埋込拡散領域を
形成するための窓５を通常のパターン形成技術により形
成する。つぎに第２図（ｂ）に示すように、シリコン基
板上の表面全面に高濃度のシリカフィルム塗布液（例え
ばＡｓおよびｓｂ等を含むシリカフィルム塗布液）を塗
布しシリカフィルム塗布膜２を形成する。ついで第２図
（Ｃ）に示すように、熱処理を行うことによりｎ゛゛埋
込拡散領域６を形成する。つぎに第２図（ｄ）に示すよ
うに、表面のシリカフィルム塗布膜２も含めて、熱酸化
膜４を除去した後、全面にｎ型エピタキシャル成長層７
を形成する。ついで第２図（ｅ）に示すように、ｐ型の
不純物を選択拡散することにより絶縁分離領域８を形成
する。これによりｎ型エピタキシャル成長層７を島状に
絶縁分離させられた素子領域９を形成する。つぎに第２
図（ｆ）に示すように、この素子領域９にｐ型ベース拡
散領域１０、ｎ゛゛コレクタ拡散領域１１をさらにｐ型
ベース拡散領域１０の中にｎ゛゛エミッタ拡散領域１２
を形成することにより、トランジスタが形成される。
スタの主要工程における断面図である。まず・第２図（
ａ）に示すように、ｐ型シリコン基板１に熱酸化膜４を
形成し、ついで決められた位置にｎ＋型埋込拡散領域を
形成するための窓５を通常のパターン形成技術により形
成する。つぎに第２図（ｂ）に示すように、シリコン基
板上の表面全面に高濃度のシリカフィルム塗布液（例え
ばＡｓおよびｓｂ等を含むシリカフィルム塗布液）を塗
布しシリカフィルム塗布膜２を形成する。ついで第２図
（Ｃ）に示すように、熱処理を行うことによりｎ゛゛埋
込拡散領域６を形成する。つぎに第２図（ｄ）に示すよ
うに、表面のシリカフィルム塗布膜２も含めて、熱酸化
膜４を除去した後、全面にｎ型エピタキシャル成長層７
を形成する。ついで第２図（ｅ）に示すように、ｐ型の
不純物を選択拡散することにより絶縁分離領域８を形成
する。これによりｎ型エピタキシャル成長層７を島状に
絶縁分離させられた素子領域９を形成する。つぎに第２
図（ｆ）に示すように、この素子領域９にｐ型ベース拡
散領域１０、ｎ゛゛コレクタ拡散領域１１をさらにｐ型
ベース拡散領域１０の中にｎ゛゛エミッタ拡散領域１２
を形成することにより、トランジスタが形成される。
上述した従来の半導体装置の製造方法においては、ｎ°
型埋込拡散領域６を形成するに際し、パターンニングさ
れた窓５に液状のシリカフィルム塗布液を塗布するため
、第２図（ｂ）に示すうようにパターンのエツジ部２ａ
が表面張力によりパターン中央部と比較して厚くなる。
型埋込拡散領域６を形成するに際し、パターンニングさ
れた窓５に液状のシリカフィルム塗布液を塗布するため
、第２図（ｂ）に示すうようにパターンのエツジ部２ａ
が表面張力によりパターン中央部と比較して厚くなる。
したがってこの後熱処理を行うとパターンエツジ部２ａ
の不純物濃度が高いため、パターン中央部より深く不純
物が押し込まれ、第２図（Ｃ）に示すような角部６ａを
有するｎ゛゛埋込拡散領域６が形成される。ついで、全
面にｎ型のエピタキシャル成長層７を形成したとき、埋
込拡散領域のエツジ部分の表面濃度が高いため、アウト
ディフュージョンにより上方に−も角部６ｂが生ずる結
果、ｐ型ベース拡散領域ｌＯとの間隔がエツジ部分で接
近するため耐圧（ＢＶｃｍｏ）の劣化が生じ、トランジ
スタ特性を低下させる欠点があった。また、微細パター
ンになるに従い、シリカフィルム塗布液が窓５に浸入し
にくくなるいわゆるパターン効果のため、所定の埋込拡
散領域が形成されずトランジスタ特性のバラツキを増大
させる欠点があった。
の不純物濃度が高いため、パターン中央部より深く不純
物が押し込まれ、第２図（Ｃ）に示すような角部６ａを
有するｎ゛゛埋込拡散領域６が形成される。ついで、全
面にｎ型のエピタキシャル成長層７を形成したとき、埋
込拡散領域のエツジ部分の表面濃度が高いため、アウト
ディフュージョンにより上方に−も角部６ｂが生ずる結
果、ｐ型ベース拡散領域ｌＯとの間隔がエツジ部分で接
近するため耐圧（ＢＶｃｍｏ）の劣化が生じ、トランジ
スタ特性を低下させる欠点があった。また、微細パター
ンになるに従い、シリカフィルム塗布液が窓５に浸入し
にくくなるいわゆるパターン効果のため、所定の埋込拡
散領域が形成されずトランジスタ特性のバラツキを増大
させる欠点があった。
本発明の目的は、上記の欠点を除去することにより、エ
ピタキシャル成長層に生ずる埋込拡散領域のパターンエ
ツジ効果およびパターン寸法により生ずるパターン効果
を低減することができる半導体装置の製造方法を提供す
ることにある。
ピタキシャル成長層に生ずる埋込拡散領域のパターンエ
ツジ効果およびパターン寸法により生ずるパターン効果
を低減することができる半導体装置の製造方法を提供す
ることにある。
本発明は、半導体基板上にこの半導体基板と異る導電型
のシリカフィルムを拡散源として埋込拡散領域を形成す
る半導体装置の製造方法において、上記半導体基板上に
上記シリカフィルムの塗布膜を形成し、この塗布膜を所
定のパターンニングした後、熱処理により埋込拡散領域
を形成することを特徴とする。
のシリカフィルムを拡散源として埋込拡散領域を形成す
る半導体装置の製造方法において、上記半導体基板上に
上記シリカフィルムの塗布膜を形成し、この塗布膜を所
定のパターンニングした後、熱処理により埋込拡散領域
を形成することを特徴とする。
本発明はシリカフィルム塗布膜を形成し、直接この塗布
膜をパターン化し、熱処理により埋込拡散領域を形成す
る。この場合拡散源としてのシリカフィルム塗布膜は端
部まで一様な厚さを有しているので、一様な深さの拡散
が行われ従来のように角部を生ずることはない。かくし
て、パターンエツジ効果およびパターン寸法によるパタ
ーン効果の低減が可能となる。
膜をパターン化し、熱処理により埋込拡散領域を形成す
る。この場合拡散源としてのシリカフィルム塗布膜は端
部まで一様な厚さを有しているので、一様な深さの拡散
が行われ従来のように角部を生ずることはない。かくし
て、パターンエツジ効果およびパターン寸法によるパタ
ーン効果の低減が可能となる。
以下、本発明の実施例について図面を参照して説明する
。第１図（ａｌ〜（ｆ）は本発明の一実施例によるバイ
ポーラトランジスタの主要工程における断面図である。
。第１図（ａｌ〜（ｆ）は本発明の一実施例によるバイ
ポーラトランジスタの主要工程における断面図である。
第１図（ａ）に示すように、ｐ型シリコン基板１の表面
に高濃度のｎ゛型クシリカフィルム塗布液例えばＡｓま
たはｓｂ等）を塗布し７００℃以下で熱処理することに
よりｎ＋型のシリカフィルム塗布膜２を形成する。つぎ
に第１図（ｂ）に示すように、一般的なパターン形成技
術を使用し埋込拡散領域となるシリカフィルム塗布膜２
のみ残し、他の領域は除去する。ついで低温熱酸化膜あ
るいはＣＶＤ膜等のバリア膜３により薄くシリカフィル
ム塗布膜２を含む基板全面を被膜する。この場合シリカ
フィルム中に含まれるｎ゛゛不純−物が埋込拡散領域以
外に拡散されることを防止讐る程度の膜厚であればよい
。つぎに第１図ｆｃｌに示すように、熱処理により所定
のｎ゛型埋込拡散領域６を形成する。つぎに第１図（ｄ
ｌに示すように、表面のシリカフィルム塗布膜２および
バリア膜３を除去した後、全面にｎ型エピタキシャル成
長層７を形成する。ついで第１図（ｅ）に示すように、
ｐ型の不純物を選択拡散することにより絶縁分離領域８
を形成する。これによりｎ型エピタキシャル成長層７を
島状に絶縁分離させられた素子領域９を形成する。つぎ
に第１図（「）のように素子領域９にｐ型ベース拡散領
域１０．ｎ”型コレクタ拡散領域１１をさらにｐ型ベー
ス拡散領域１０の中にｎ°型エミッタ拡散領域１２を形
成することによりトランジスタが形成される。
に高濃度のｎ゛型クシリカフィルム塗布液例えばＡｓま
たはｓｂ等）を塗布し７００℃以下で熱処理することに
よりｎ＋型のシリカフィルム塗布膜２を形成する。つぎ
に第１図（ｂ）に示すように、一般的なパターン形成技
術を使用し埋込拡散領域となるシリカフィルム塗布膜２
のみ残し、他の領域は除去する。ついで低温熱酸化膜あ
るいはＣＶＤ膜等のバリア膜３により薄くシリカフィル
ム塗布膜２を含む基板全面を被膜する。この場合シリカ
フィルム中に含まれるｎ゛゛不純−物が埋込拡散領域以
外に拡散されることを防止讐る程度の膜厚であればよい
。つぎに第１図ｆｃｌに示すように、熱処理により所定
のｎ゛型埋込拡散領域６を形成する。つぎに第１図（ｄ
ｌに示すように、表面のシリカフィルム塗布膜２および
バリア膜３を除去した後、全面にｎ型エピタキシャル成
長層７を形成する。ついで第１図（ｅ）に示すように、
ｐ型の不純物を選択拡散することにより絶縁分離領域８
を形成する。これによりｎ型エピタキシャル成長層７を
島状に絶縁分離させられた素子領域９を形成する。つぎ
に第１図（「）のように素子領域９にｐ型ベース拡散領
域１０．ｎ”型コレクタ拡散領域１１をさらにｐ型ベー
ス拡散領域１０の中にｎ°型エミッタ拡散領域１２を形
成することによりトランジスタが形成される。
本発明の特徴は、第１図（′ｂ）、（Ｃ）に示すように
、シリカフィルム塗布膜を直接パターンニングし、埋込
拡散処理を行うことにある。
、シリカフィルム塗布膜を直接パターンニングし、埋込
拡散処理を行うことにある。
以上説明したように、本実施例においては、ｎ゛型埋込
拡散領域６は拡散源であるパターンニングされたシリカ
フィルム塗布膜２より直接拡散されるため、パターンエ
ツジ効果および微細パターンにおけるパターン効果は生
じない。
拡散領域６は拡散源であるパターンニングされたシリカ
フィルム塗布膜２より直接拡散されるため、パターンエ
ツジ効果および微細パターンにおけるパターン効果は生
じない。
〔発明の効果〕 −
以上説明したように本発明は、シリカフィルムを拡散源
として埋込拡散領域を形成する際、シリカフィルム塗布
膜を直接パターンニングして埋込拡散領域を形成するこ
とにより、パターンエツジ効果およびパターン寸法によ
るパターン効果を低減することができる効果がある。
として埋込拡散領域を形成する際、シリカフィルム塗布
膜を直接パターンニングして埋込拡散領域を形成するこ
とにより、パターンエツジ効果およびパターン寸法によ
るパターン効果を低減することができる効果がある。
第１図（ａｌ〜（ｆ）は本発明の一実施例によるバイポ
ーラトランジスタの主要製造工程における断面図。 第２図（ａ）〜ｆｆ）は従来例によるパイポーラトラ−
ンジスタの主要製造工程おける断面図。 １・・・ｐ型シリコン基板、２・・・シリカフィルム塗
布膜、２ａ・・・エツジ部、３・・・バリア膜、４・・
・熱酸化膜、５・・・窓、６・・・ｎ゛型埋込拡散領域
、６ａ、６ｂ・・・角部、７・・・ｎ型エピタキシャル
成長層、８・・・絶縁分離領域、９・・・素子領域、１
０・・・ｐ型ベース拡散領域、１１・・・ｎ゛型コレク
タ拡散領域、１２・・・ｎ゛型エミッタ拡散領域。 実施例 九 １ 圓
ーラトランジスタの主要製造工程における断面図。 第２図（ａ）〜ｆｆ）は従来例によるパイポーラトラ−
ンジスタの主要製造工程おける断面図。 １・・・ｐ型シリコン基板、２・・・シリカフィルム塗
布膜、２ａ・・・エツジ部、３・・・バリア膜、４・・
・熱酸化膜、５・・・窓、６・・・ｎ゛型埋込拡散領域
、６ａ、６ｂ・・・角部、７・・・ｎ型エピタキシャル
成長層、８・・・絶縁分離領域、９・・・素子領域、１
０・・・ｐ型ベース拡散領域、１１・・・ｎ゛型コレク
タ拡散領域、１２・・・ｎ゛型エミッタ拡散領域。 実施例 九 １ 圓
Claims (1)
- （１）半導体基板上にこの半導体基板と異る導電型のシ
リカフィルムを拡散源として埋込拡散領域を形成する半
導体装置の製造方法において、 上記半導体基板上に上記シリカフィルムの塗布膜を形成
し、この塗布膜を所定のパターンニングした後、熱処理
により埋込拡散領域を形成すること を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15977885A JPS6221212A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15977885A JPS6221212A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6221212A true JPS6221212A (ja) | 1987-01-29 |
Family
ID=15701057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15977885A Pending JPS6221212A (ja) | 1985-07-19 | 1985-07-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6221212A (ja) |
-
1985
- 1985-07-19 JP JP15977885A patent/JPS6221212A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266047A (ja) | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 | |
| GB1393123A (en) | Semiconductor device manufacture | |
| JPS63200568A (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JPH0715912B2 (ja) | 相補的垂直バイポーラトランジスタ及びその製造方法 | |
| JP2002190593A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JPH08227897A (ja) | 半導体装置およびその製法 | |
| JPS6221212A (ja) | 半導体装置の製造方法 | |
| JP3877459B2 (ja) | 半導体装置の製造方法 | |
| US3426254A (en) | Transistors and method of manufacturing the same | |
| US3959810A (en) | Method for manufacturing a semiconductor device and the same | |
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JPH0425711B2 (ja) | ||
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JP3117005B2 (ja) | サージ防護素子の製造方法 | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPS62193143A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS58107645A (ja) | 半導体装置の製法 | |
| JPH0945675A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05129323A (ja) | 半導体装置の製造方法 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS639150A (ja) | 半導体装置の製造方法 |