JPS622329A - 演算例外命令アドレス割出装置 - Google Patents
演算例外命令アドレス割出装置Info
- Publication number
- JPS622329A JPS622329A JP60140965A JP14096585A JPS622329A JP S622329 A JPS622329 A JP S622329A JP 60140965 A JP60140965 A JP 60140965A JP 14096585 A JP14096585 A JP 14096585A JP S622329 A JPS622329 A JP S622329A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- arithmetic
- address
- exception
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 5
- 230000010365 information processing Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Retry When Errors Occur (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置における演算例外処理に関し、特
に演算例外を発生した命令のアドレスを割出す装置に関
する。
に演算例外を発生した命令のアドレスを割出す装置に関
する。
情報処理装置において、演算の実行時にオーバーフロー
、アンダーフロー、ゼロディバイド等の演算例外が発生
した場合、その後の演算の実行を中止して割込みを発生
させ、演算例外に応じた処理が必要となる。
、アンダーフロー、ゼロディバイド等の演算例外が発生
した場合、その後の演算の実行を中止して割込みを発生
させ、演算例外に応じた処理が必要となる。
このような処理を行なうためには、どの命令で演算例外
が発生したかを先ず知ることが必要である。
が発生したかを先ず知ることが必要である。
従来、演算例外を発生した命令のアドレスは、例えば第
３図（ａ）に示すようにある種の演算（１，１の実行終
了時に演算例外が発生したことが演算ユニットから報告
されると、割込み処理を開始して演算＋１１に続く演算
（２）の実行を行なわないようにし、割込み時における
命令アドレスレジスタの内容が演算例外を起こした命令
の次のアドレスを示すことから割出していた。
３図（ａ）に示すようにある種の演算（１，１の実行終
了時に演算例外が発生したことが演算ユニットから報告
されると、割込み処理を開始して演算＋１１に続く演算
（２）の実行を行なわないようにし、割込み時における
命令アドレスレジスタの内容が演算例外を起こした命令
の次のアドレスを示すことから割出していた。
しかし、上述した従来の割出しは、先行する命令の演算
実行が終了してから後続命令の実行が開始されるシステ
ム構成を前提とするものであり、そうでないシステムで
は演算例外命令アドレスを割出すことは困難である。
実行が終了してから後続命令の実行が開始されるシステ
ム構成を前提とするものであり、そうでないシステムで
は演算例外命令アドレスを割出すことは困難である。
即ち、性能を向上させるため、演算ユニットを例えば加
算器９乗算器、シフター等の如く複数個設け、これらの
演算ユニットを例えば第３図（ｂ）或いは同図（Ｃ）に
示すように並行に動作させる装置では、ある時点で割込
みによりその後の命令実行を中止しても命令アドレスレ
ジスタは演算例外を発生した命令の次の命令を示さない
。従って、ソフトウェアに演算例外を起こした命令のア
ドレスを通知できず、演算例外発生後の必要な処理をソ
フトウェアに行なわせることが困難となる。
算器９乗算器、シフター等の如く複数個設け、これらの
演算ユニットを例えば第３図（ｂ）或いは同図（Ｃ）に
示すように並行に動作させる装置では、ある時点で割込
みによりその後の命令実行を中止しても命令アドレスレ
ジスタは演算例外を発生した命令の次の命令を示さない
。従って、ソフトウェアに演算例外を起こした命令のア
ドレスを通知できず、演算例外発生後の必要な処理をソ
フトウェアに行なわせることが困難となる。
本発明はこのような従来の問題点を解決したもので、そ
の目的は、後続命令が先行命令の終了前に実行開始され
ても演算例外を起こした命令のアドレスを正しく割出す
ことができる装置を提供することにある。
の目的は、後続命令が先行命令の終了前に実行開始され
ても演算例外を起こした命令のアドレスを正しく割出す
ことができる装置を提供することにある。
本発明は上記問題点を解決するために、異なる演算機能
を持つ複数の演算ユニットを有する情報処理装置におい
て、 前記各々の演算ユニットに対応して設けられ、対応する
演算ユニットへの命令実行指示時に歩進される複数個の
第１のカウンタと、 前記演算ユニットの各々に対応して設けられ、対応する
演算ユニットで演算が演算例外なしに終了したときにそ
の演算ユニットからの信号で歩進される複数個の第２の
カウンタと、 命令実行指示が為された前記演算ユニ７）に対応する前
記第１のカウンタの示す値に基づいたアドレスを発生す
る第１のセレクタと、 前記演算ユニットの各々に対応して設けられ、対応する
演算ユニットで演算例外が発生したときセットされる複
数個の例外発生レジスタと、該例外発生レジスタがセッ
トされた前記演算ユニットに対応する前記第２のレジス
タの示す値に基づいたアドレスを発生する第２のセレク
タと、前記第１のセレクタから送られたアドレスにその
ときの命令アドレスレジスタの内容を格納し、前記第２
のセレクタから送られたアドレスに格納された内容を演
算例外を起こした命令のアドレスとして出力する命令ア
ドレススタックとを設ける。
を持つ複数の演算ユニットを有する情報処理装置におい
て、 前記各々の演算ユニットに対応して設けられ、対応する
演算ユニットへの命令実行指示時に歩進される複数個の
第１のカウンタと、 前記演算ユニットの各々に対応して設けられ、対応する
演算ユニットで演算が演算例外なしに終了したときにそ
の演算ユニットからの信号で歩進される複数個の第２の
カウンタと、 命令実行指示が為された前記演算ユニ７）に対応する前
記第１のカウンタの示す値に基づいたアドレスを発生す
る第１のセレクタと、 前記演算ユニットの各々に対応して設けられ、対応する
演算ユニットで演算例外が発生したときセットされる複
数個の例外発生レジスタと、該例外発生レジスタがセッ
トされた前記演算ユニットに対応する前記第２のレジス
タの示す値に基づいたアドレスを発生する第２のセレク
タと、前記第１のセレクタから送られたアドレスにその
ときの命令アドレスレジスタの内容を格納し、前記第２
のセレクタから送られたアドレスに格納された内容を演
算例外を起こした命令のアドレスとして出力する命令ア
ドレススタックとを設ける。
命令実行指示毎に、命令実行指示が為された演算ユニッ
トに対応する第１のカウンタの内容に基づく命令アドレ
スレジスタのアドレスにその命令のアドレスが格納され
、演算ユニットで演算が例外なく終了すると第２のカウ
ンタは対応する第１のカウンタと同期してカウントアツ
プされる。しかし、演算ユニットで演算例外が発生する
と第２のカウンタはカウントアツプされず、その演算例
外を発生した命令のアドレスが格納されている命令アド
レスレジスタのアドレスを指したまま保持され、命令ア
ドレスレジスタからは演算例外を起こした命令のアドレ
スが出力されたままとなる。
トに対応する第１のカウンタの内容に基づく命令アドレ
スレジスタのアドレスにその命令のアドレスが格納され
、演算ユニットで演算が例外なく終了すると第２のカウ
ンタは対応する第１のカウンタと同期してカウントアツ
プされる。しかし、演算ユニットで演算例外が発生する
と第２のカウンタはカウントアツプされず、その演算例
外を発生した命令のアドレスが格納されている命令アド
レスレジスタのアドレスを指したまま保持され、命令ア
ドレスレジスタからは演算例外を起こした命令のアドレ
スが出力されたままとなる。
第１図は本発明の実施例のブロック図である。
同図において、命令アドレスレジスタｌは実行する命令
語が格納されている主記憶装置上のアドレス（命令アド
レス）を格納し、命令レジスタ２は実行する命令語を格
納する。また、複数の演算ユニット３〜５のうち例えば
演算ユニット３は加算器、演算ユニット４ば乗算器、演
算ユニット５はシフターとして働く。各演算ユニット３
〜５には、その各々に対応してカウンタ１３〜１５．カ
ウンタ２３〜２５が設けられている。なお、これらのカ
ウンタはカウント値が例えば９になったら零に戻るよう
になっている。
語が格納されている主記憶装置上のアドレス（命令アド
レス）を格納し、命令レジスタ２は実行する命令語を格
納する。また、複数の演算ユニット３〜５のうち例えば
演算ユニット３は加算器、演算ユニット４ば乗算器、演
算ユニット５はシフターとして働く。各演算ユニット３
〜５には、その各々に対応してカウンタ１３〜１５．カ
ウンタ２３〜２５が設けられている。なお、これらのカ
ウンタはカウント値が例えば９になったら零に戻るよう
になっている。
上記カウンタのうち、カウンタ１３は命令レジスタ２に
含まれる命令が演算ユニット３を使用する命令のときそ
の命令実行指示時にカウントアツプされ、カウンタ１４
は同様に演算ユニット４を使用する命令のときその命令
実行指示時にカウントアツプされ、カウンタ１５は演算
ユニット５を使用する命令のときその命令実行指示時に
カウントアツプされる。また、カウンタ２３は演算ユニ
ット３の演算終了時に演算例外の発生がなければカウン
トアツプされ、カウンタ２４は演算ユニット４の演算終
了時に演算例外の発生がなければカウントアツプされ、
カウンタ２５は演算ユニット５の演算終了時に演算例外
の発生がなければカウントアツプされるよう制御される
。
含まれる命令が演算ユニット３を使用する命令のときそ
の命令実行指示時にカウントアツプされ、カウンタ１４
は同様に演算ユニット４を使用する命令のときその命令
実行指示時にカウントアツプされ、カウンタ１５は演算
ユニット５を使用する命令のときその命令実行指示時に
カウントアツプされる。また、カウンタ２３は演算ユニ
ット３の演算終了時に演算例外の発生がなければカウン
トアツプされ、カウンタ２４は演算ユニット４の演算終
了時に演算例外の発生がなければカウントアツプされ、
カウンタ２５は演算ユニット５の演算終了時に演算例外
の発生がなければカウントアツプされるよう制御される
。
セレクタ６は、命令レジスタ２に含まれる演算ユニット
３〜５の使用種別情報等によりカウンタ１３〜１５の何
れかを選択するもので、命令実行指示時、加算命令なら
カウンタ１３の内容を、乗算命令ならカウンタ１４の内
容を、シフト命令ならカウンタ１５の内容をそれぞれ命
令アドレススタック７の書込みアドレスとてスタック７
に送出する。
３〜５の使用種別情報等によりカウンタ１３〜１５の何
れかを選択するもので、命令実行指示時、加算命令なら
カウンタ１３の内容を、乗算命令ならカウンタ１４の内
容を、シフト命令ならカウンタ１５の内容をそれぞれ命
令アドレススタック７の書込みアドレスとてスタック７
に送出する。
命令アドレススタック７は、命令アドレスレジスタｌの
内容をセレクタ６より指定されたアドレスに格納する。
内容をセレクタ６より指定されたアドレスに格納する。
尚、セレクタ６では命令アドレススタック７のアドレス
がカウンタ１３〜１５間で同じにならないようカウンタ
１３〜１５の値の上位にある定数例えばカウンタ１３を
選択するときは「１」。
がカウンタ１３〜１５間で同じにならないようカウンタ
１３〜１５の値の上位にある定数例えばカウンタ１３を
選択するときは「１」。
カウンタ１４を選択するときは「２」、カウンタ１５を
選択するときは「３」等の定数等を付加する。
選択するときは「３」等の定数等を付加する。
一方、命令実行指示により指示された演算ユニット３〜
５は、演算例外を発生することなく演算を終了すると演
算終了時にその旨を示す信号をアンド回路９を介してカ
ウンタ２３〜２５にカウントアツプ信号として送出する
。しかし、反対に演算例外が発生するとそのような信号
を送出せず、各演算ユニット３〜５に対応して設けられ
た例外発生レジスタ３３〜３５にアンド回路１２を介し
てセント信号を送出する。例外発生レジスタ３３〜３５
の出力はオア回路８を介して図示しない割込制御部へ例
外発生を通知する信号となり、且つオア回路８の反転出
力によりアンド回路９．１２が閉じられる。従って、他
の演算ユニットに対応するカウンタ２３〜２５のカウン
トアツプは禁止され、且つ他の例外発生レジスタのセッ
トも禁止される。
５は、演算例外を発生することなく演算を終了すると演
算終了時にその旨を示す信号をアンド回路９を介してカ
ウンタ２３〜２５にカウントアツプ信号として送出する
。しかし、反対に演算例外が発生するとそのような信号
を送出せず、各演算ユニット３〜５に対応して設けられ
た例外発生レジスタ３３〜３５にアンド回路１２を介し
てセント信号を送出する。例外発生レジスタ３３〜３５
の出力はオア回路８を介して図示しない割込制御部へ例
外発生を通知する信号となり、且つオア回路８の反転出
力によりアンド回路９．１２が閉じられる。従って、他
の演算ユニットに対応するカウンタ２３〜２５のカウン
トアツプは禁止され、且つ他の例外発生レジスタのセッ
トも禁止される。
各”例外発生レジスタ３３〜３５の出力は選択決定回路
１０にも入力され、この選択決定回路１０で演算例外が
発生した演算ユニットに対応するカウンタ２３〜２５の
出力をセレクタ１１が選択するようにセレクタ１１が制
御される。なお、レジスタ３３〜３５のうち２個以上が
同時にセントされた場合、選択決定回路１０は予め定め
られた順序例えば演算ユニットの実行時間の長い方を優
先して選択する。
１０にも入力され、この選択決定回路１０で演算例外が
発生した演算ユニットに対応するカウンタ２３〜２５の
出力をセレクタ１１が選択するようにセレクタ１１が制
御される。なお、レジスタ３３〜３５のうち２個以上が
同時にセントされた場合、選択決定回路１０は予め定め
られた順序例えば演算ユニットの実行時間の長い方を優
先して選択する。
セレクタ１１の出力は読出しアドレスとして命令アドレ
ススタック７に入力される。上記セレクタ１１もセレク
タ６と同様にカウンタ２３〜２５の値の上位にある定数
（この定数はカウンタ１３〜１５と同じである）を付加
し、命令アドレススタック７のエントリアドレスがカウ
ンタ２３〜２５間で同じにならないようにしている。
ススタック７に入力される。上記セレクタ１１もセレク
タ６と同様にカウンタ２３〜２５の値の上位にある定数
（この定数はカウンタ１３〜１５と同じである）を付加
し、命令アドレススタック７のエントリアドレスがカウ
ンタ２３〜２５間で同じにならないようにしている。
第２図（ａ）は、命令アドレス１００の加算命令（１１
が実行指示された後、命令アドレスｌＯ１の乗算命令（
１）が実行指示され、乗算命令（１１の実行終了前に加
算命令（１１の実行が終了し命令アドレス１０２の加算
命令（２）の実行指示とその実行終了が行なわれるよう
な命令シーケンスにおいて、加算命令（２）で例えばフ
ローティングオーバーフローの演算例外が発生したとき
の第１図各部の状態の一例を示したタイムチャートであ
る。また第２図（ｂ）は命令アドレススタック７の内容
の一例を示す図である。
が実行指示された後、命令アドレスｌＯ１の乗算命令（
１）が実行指示され、乗算命令（１１の実行終了前に加
算命令（１１の実行が終了し命令アドレス１０２の加算
命令（２）の実行指示とその実行終了が行なわれるよう
な命令シーケンスにおいて、加算命令（２）で例えばフ
ローティングオーバーフローの演算例外が発生したとき
の第１図各部の状態の一例を示したタイムチャートであ
る。また第２図（ｂ）は命令アドレススタック７の内容
の一例を示す図である。
カウンタ１３〜１５．カウンタ２３〜２５の内容は当初
零であり、加算命令１１１の実讐テ指示が為されると、
セレクタ６はカウンタ１３の値ｒＯＪに定数ｒｌＪを付
加したアドレス「ｌＯ」を命令アドレススタック７に送
出し、スタック７は命令アドレスレジスタｌの内容ｒｌ
ｏＯＪをアドレス「１０」に格納する。その後、カウン
タ１３はカウントアツプされ、その内容はｒｌＪとなる
。
零であり、加算命令１１１の実讐テ指示が為されると、
セレクタ６はカウンタ１３の値ｒＯＪに定数ｒｌＪを付
加したアドレス「ｌＯ」を命令アドレススタック７に送
出し、スタック７は命令アドレスレジスタｌの内容ｒｌ
ｏＯＪをアドレス「１０」に格納する。その後、カウン
タ１３はカウントアツプされ、その内容はｒｌＪとなる
。
次に、乗算命令（１）の実行指示が為されると、セレク
タ６はカウンタ１４の値「０」に定数「２」を付加した
アドレス「２０」を命令アドレススタック７に送出し、
スタック７は命令アドレスレジスタ１の内容ｒ１０１
Ｊをアドレス「２０」に格納する。その後、カウンタ１
４はカウントアツプされ、「１」となる。
タ６はカウンタ１４の値「０」に定数「２」を付加した
アドレス「２０」を命令アドレススタック７に送出し、
スタック７は命令アドレスレジスタ１の内容ｒ１０１
Ｊをアドレス「２０」に格納する。その後、カウンタ１
４はカウントアツプされ、「１」となる。
加算命令＋１１の実行が終了すると、演算例外が発生し
ていないことからカウンタ２３はカウントアンプされて
「１」となる、また、例外発生レジスタ３３はセットさ
れない。
ていないことからカウンタ２３はカウントアンプされて
「１」となる、また、例外発生レジスタ３３はセットさ
れない。
次に加算命令（２）の実行が指示されると、セレクタ６
はカウンタ１３の値「１」に定数ｒｌＪを付加したアド
レス「１１」を命令アドレススタック７に送出し、スタ
ック７はアドレス「１１」にそのときの命令アドレスレ
ジスタ１の内容ｒ１０２ Ｊを格納する。その後、カウ
ンタ１３は「２」に変更される。
はカウンタ１３の値「１」に定数ｒｌＪを付加したアド
レス「１１」を命令アドレススタック７に送出し、スタ
ック７はアドレス「１１」にそのときの命令アドレスレ
ジスタ１の内容ｒ１０２ Ｊを格納する。その後、カウ
ンタ１３は「２」に変更される。
加算命令（２）の実行が終了すると、この場合演算例外
が発生しているので、演算例外レジスタ３３がセットさ
れ、図示しない割込制御部へ演算例外が発生したことが
通知される。このとき、カウンタ２３はカウントアンプ
されないのでその内容は「１」のままとなる。また、選
択決定回路１０では、カウンタ２３の内容「１」に定数
「１」を付加したアドレスｒｌ ＩＪが続出しアドレス
として命令アドレススタック７に送出され、命令アドレ
ススタック７からは演算例外を起こした命令（加算命令
（２））のアドレスｒ１０２ Ｊが続出される。
が発生しているので、演算例外レジスタ３３がセットさ
れ、図示しない割込制御部へ演算例外が発生したことが
通知される。このとき、カウンタ２３はカウントアンプ
されないのでその内容は「１」のままとなる。また、選
択決定回路１０では、カウンタ２３の内容「１」に定数
「１」を付加したアドレスｒｌ ＩＪが続出しアドレス
として命令アドレススタック７に送出され、命令アドレ
ススタック７からは演算例外を起こした命令（加算命令
（２））のアドレスｒ１０２ Ｊが続出される。
なお、レジスタ３３がセットされるとオア回路８の出力
によりアンド回路９，１２が閉じられるため、他の演算
で例外が発生しても演算例外レジスタはセットされず、
カウンタもカウントアツプされない。
によりアンド回路９，１２が閉じられるため、他の演算
で例外が発生しても演算例外レジスタはセットされず、
カウンタもカウントアツプされない。
以上説明したように、本発明は、命令実行指示時に演算
ユニットに対応して順次命令アドレスを命令アドレスス
タックに格納しておき、演算ユニットからの例外発生な
し信号に応答して演算ユニット対応の第２のカウンタを
カウントアツプし、例外発生有りを示す信号に応答して
それ以降の第２のカウンタのカウントアンプを禁止し、
例外を発生した演算ユニットに対応する第２のカウンタ
の内容で命令アドレススタックをアクセスするようにし
たので、後続命令が先行命令の終了前に実行開始されて
も演算例外を起こした命令のアドレスを正しく割出すこ
とができる効果がある。
ユニットに対応して順次命令アドレスを命令アドレスス
タックに格納しておき、演算ユニットからの例外発生な
し信号に応答して演算ユニット対応の第２のカウンタを
カウントアツプし、例外発生有りを示す信号に応答して
それ以降の第２のカウンタのカウントアンプを禁止し、
例外を発生した演算ユニットに対応する第２のカウンタ
の内容で命令アドレススタックをアクセスするようにし
たので、後続命令が先行命令の終了前に実行開始されて
も演算例外を起こした命令のアドレスを正しく割出すこ
とができる効果がある。
第１図は本発明の実施例のブロック図、第２図は第１図
の動作説明図および、 第３図は従来の問題点の説明図である。 図において、１は命令アドレスレジスタ、２は命令レジ
スタ、３〜５は演算ユニット、６．１１はセレクタ、７
は命令アドレススタック、８はオア回路、９はアンド回
路、１０は選択決定回路、１３゜１４、１５は第１のカ
ウンタ、２３．２４．２５は第２のカウンタ、３３．３
４．３５は例外発生レジスタである。 う 主記憶装置へ 本発明の実施例のブロック図 第１図 （Ｃ１） 命令アドレススタック７
ＩＩ １０Σ＝二二の出力 （ｂ） 実施例の動作説明図 従来の問題点の説明図 第３図
の動作説明図および、 第３図は従来の問題点の説明図である。 図において、１は命令アドレスレジスタ、２は命令レジ
スタ、３〜５は演算ユニット、６．１１はセレクタ、７
は命令アドレススタック、８はオア回路、９はアンド回
路、１０は選択決定回路、１３゜１４、１５は第１のカ
ウンタ、２３．２４．２５は第２のカウンタ、３３．３
４．３５は例外発生レジスタである。 う 主記憶装置へ 本発明の実施例のブロック図 第１図 （Ｃ１） 命令アドレススタック７
ＩＩ １０Σ＝二二の出力 （ｂ） 実施例の動作説明図 従来の問題点の説明図 第３図
Claims (1)
- 【特許請求の範囲】 異なる演算機能を持つ複数の演算ユニットを有する情報
処理装置において、 前記各々の演算ユニットに対応して設けられ、対応する
演算ユニットへの命令実行指示時に歩進される複数個の
第１のカウンタと、 前記演算ユニットの各々に対応して設けられ、対応する
演算ユニットで演算が演算例外なしに終了したときにそ
の演算ユニットからの信号で歩進される複数個の第２の
カウンタと、 命令実行指示が為された前記演算ユニットに対応する前
記第１のカウンタの示す値に基づいたアドレスを発生す
る第１のセレクタと、 前記演算ユニットの各々に対応して設けられ、対応する
演算ユニットで演算例外が発生したときセットされる複
数個の例外発生レジスタと、該例外発生レジスタがセッ
トされた前記演算ユニットに対応する前記第２のレジス
タの示す値に基づいたアドレスを発生する第２のセレク
タと、前記第１のセレクタから送られたアドレスにその
ときの命令アドレスレジスタの内容を格納し、前記第２
のセレクタから送られたアドレスに格納された内容を演
算例外を起こした命令のアドレスとして出力する命令ア
ドレススタックとを具備したことを特徴とする演算例外
命令アドレス割出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140965A JPS622329A (ja) | 1985-06-27 | 1985-06-27 | 演算例外命令アドレス割出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60140965A JPS622329A (ja) | 1985-06-27 | 1985-06-27 | 演算例外命令アドレス割出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS622329A true JPS622329A (ja) | 1987-01-08 |
| JPH0580690B2 JPH0580690B2 (ja) | 1993-11-10 |
Family
ID=15280936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60140965A Granted JPS622329A (ja) | 1985-06-27 | 1985-06-27 | 演算例外命令アドレス割出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS622329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11731701B2 (en) | 2018-08-01 | 2023-08-22 | Toyota Jidosha Kabushiki Kaisha | Autonomous driving system |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5576446A (en) * | 1978-12-06 | 1980-06-09 | Toshiba Corp | Pre-fetch control system |
| JPS55110340A (en) * | 1979-02-16 | 1980-08-25 | Fujitsu Ltd | Data processing system |
| JPS5696339A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Data processing system |
| JPS56157538A (en) * | 1980-05-09 | 1981-12-04 | Fujitsu Ltd | Data processing system of advanced mode control |
| JPS58221447A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | デ−タ処理装置 |
-
1985
- 1985-06-27 JP JP60140965A patent/JPS622329A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5576446A (en) * | 1978-12-06 | 1980-06-09 | Toshiba Corp | Pre-fetch control system |
| JPS55110340A (en) * | 1979-02-16 | 1980-08-25 | Fujitsu Ltd | Data processing system |
| JPS5696339A (en) * | 1979-12-28 | 1981-08-04 | Fujitsu Ltd | Data processing system |
| JPS56157538A (en) * | 1980-05-09 | 1981-12-04 | Fujitsu Ltd | Data processing system of advanced mode control |
| JPS58221447A (ja) * | 1982-06-18 | 1983-12-23 | Hitachi Ltd | デ−タ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11731701B2 (en) | 2018-08-01 | 2023-08-22 | Toyota Jidosha Kabushiki Kaisha | Autonomous driving system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580690B2 (ja) | 1993-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0208870B1 (en) | Vector data processor | |
| US4251859A (en) | Data processing system with an enhanced pipeline control | |
| JPS61208167A (ja) | ヒストグラムデータ発生装置 | |
| US5301331A (en) | Interruption handling system | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| JPS622329A (ja) | 演算例外命令アドレス割出装置 | |
| JPS5935451B2 (ja) | 汎用レジスタ・アクセス方式 | |
| JPH0528431B2 (ja) | ||
| JPH0580691B2 (ja) | ||
| JPS6125275A (ja) | ベクトル命令処理装置 | |
| JP2511063B2 (ja) | パイプライン制御方式 | |
| SU962926A1 (ru) | Устройство дл логарифмировани | |
| JPH0250220A (ja) | 集約演算処理機構 | |
| JPS60213132A (ja) | デイジタル信号処理装置 | |
| EP0057313A2 (en) | Multi-phase subroutine control circuitry | |
| JPS622324A (ja) | 演算例外発生時処理方式 | |
| JPH04330519A (ja) | 乗算回路 | |
| SU1339653A1 (ru) | Запоминающее устройство | |
| JPS6236255B2 (ja) | ||
| JPS62160529A (ja) | デ−タ処理装置 | |
| JPS60178540A (ja) | 情報処理装置におけるバイパス制御方式 | |
| JPH01310444A (ja) | 並列演算処理装置 | |
| JPH037971B2 (ja) | ||
| JPS6353645A (ja) | 情報処理装置 | |
| JPS62145469A (ja) | ベクトル命令処理装置 |