JPH0580690B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置における演算例外処理に
関し、特に演算例外を発生した命令のアドレスを
割出す装置に関する。

情報処理装置において、演算の実行時にオーバ
ーフロー、アンダーフロー、ゼロデイバイド等の
演算例外が発生した場合、その後の演算の実行を
中止して割込みを発生させ、演算例外に応じた処
理が必要となる。

このような処理を行なうためには、どの命令で
演算例外が発生したかを先ず知ることが必要であ
る。

〔従来の技術〕

従来、演算例外を発生した命令のアドレスは、
例えば第３図ａに示すようにある種の演算１の実
行終了時に演算例外が発生したことが演算ユニツ
トから報告されると、割込み処理を開始して演算
１に続く演算２の実行を行なわないようにし、割
込み時における命令アドレスレジスタの内容が演
算例外を起こした命令のアドレスを示すことから
割出していた。

〔発明が解決しようとする問題点〕

しかし、上述した従来の割出しは、先行する命
令の演算実行が終了してから後続命令の実行が開
始されるシステム構成を前提とするものであり、
そうでないシステムでは演算例外命令アドレスを
割出すことは困難である。

即ち、性能を向上させるため、演算ユニツトを
例えば加算器、乗算器、シフター等の如く複数個
設け、これらの演算ユニツトを例えば第３図ｂあ
るいは同図ｃに示すように並行に動作させる装置
では、ある時点で割込みによりその後の命令実行
を中止しても命令アドレスレジスタは演算例外を
発生した命令の次の命令を示さない。従つて、ソ
フトウエアに演算例外を起こした命令のアドレス
を通知できず、演算例外発生後の必要な処理をソ
フトウエアに行なわせることが困難となる。

本発明はこのような従来の問題点を解決したも
ので、その目的は、後続命令が先行命令の終了前
に実行開始されても演算例外を起こした命令のア
ドレスを正しく割出すことができる装置を提供す
ることにある。

〔問題点を解決するための手段〕

本発明は上記問題点を解決するために、 異なる演算機能を持つ複数の演算ユニツトを有
する情報処理装置において、 前記各々の演算ユニツトに対応して設けられ、
対応する演算ユニツトへの命令実行指示時に歩進
される複数個の第１のカウンタと、 前記演算ユニツトの各々に対応して設けられ、
対応する演算ユニツトで演算が演算例外なしに終
了したときにその演算ユニツトからの信号で歩進
される複数個の第２のカウンタと、 命令実行指示が為された前記演算ユニツトに対
応する前記第１のカウンタの示す値に基づいたア
ドレスを発生する第１のセレクタと、 前記演算ユニツトの各々に対応して設けられ、
対応する演算ユニツトで演算例外が発生したとき
セツトされる複数個の例外発生レジスタと、 該例外発生レジスタがセツトされた前記演算ユ
ニツトに対応する前記第２のカウンタの示す値に
基づいたアドレスを発生する第２のセレクタと、 前記第１のセレクタから送られたアドレスにそ
のときの命令アドレスレジスタの内容を格納し、
前記第２のセレクタから送られたアドレスに格納
された内容を演算例外を起こした命令のアドレス
として出力する命令アドレススタツクとを設け
る。

〔作用〕

命令実行指示毎に、命令実行指示が為された演
算ユニツトに対応する第１のカウンタの内容に基
づく命令アドレスレジスタのアドレスにその命令
のアドレスが格納され、演算ユニツトで演算が例
外なく終了すると第２のカウンタはカウントアツ
プされる。しかし、演算ユニツトで演算例外が発
生すると第２のカウンタはカウントアツプされ
ず、その演算例外を発生した命令のアドレスが格
納されている命令アドレスレジスタのアドレスを
指したまま保持され、命令アドレスレジスタから
は演算例外を起こした命令のアドレスが出力され
たままとなる。

〔実施例〕

第１図は本発明の実施例のブロツク図である。

同図において、命令アドレスレジスタ１は実行
する命令語が格納されている主記憶装置上のアド
レス（命令アドレス）を格納し、命令レジスタ２
は実行する命令語を格納する。また、複数の演算
ユニツト３〜５のうち例えば演算ユニツト３は加
算器、演算ユニツト４は乗算器、演算ユニツト５
はシフターとして働く。各演算ユニツト３〜５に
は、その各々に対応してカウンタ１３〜１５、カ
ウンタ２３〜２５が設けられている。なお、これ
らのカウンタはカウント値が例えば９になつたら
零に戻るようになつている。

上記カウンタのうち、カウンタ１３は命令レジ
スタ２に含まれる命令が演算ユニツト３を使用す
る命令のときその命令実行指示時にカウントアツ
プされ、カウンタ１４は同様に演算ユニツト４を
使用する命令のときその命令実行指示時にカウン
トアツプされ、カウンタ１５は演算ユニツト５を
使用する命令のときその命令実行指示時にカウン
トアツプされる。また、カウンタ２３は演算ユニ
ツト３の演算終了時に演算例外の発生がなければ
カウントアツプされ、カウンタ２４は演算ユニツ
ト４の演算終了時に演算例外の発生がなければカ
ウントアツプされ、カウンタ２５は演算ユニツト
５の演算終了時に演算例外の発生がなければカウ
ントアツプされるよう制御される。

セレクタ６は、命令レジスタ２に含まれる演算
ユニツト３〜５の使用種別情報等によりカウンタ
１３〜１５の何れかを選択するもので、命令実行
指示時、加算命令ならカウンタ１３の内容を、乗
算命令ならカウンタ１４の内容を、シフト命令な
らカウンタ１５の内容をそれぞれ命令アドレスス
タツク７の書込みアドレスとしてスタツク７に送
出する。

命令アドレススタツク７は、命令アドレスレジ
スタ１の内容をセレクタ６より指定されたアドレ
スに格納する。尚、セレクタ６では命令アドレス
スタツク７のアドレスがカウンタ１３〜１５間で
同じにならないようにカウンタ１３〜１５の値に
ある定数例えばカウンタ１３を選択するときは
「10」、カウンタ１４を選択するときは「20」、カ
ウンタ１５を選択するときは「30」等の定数等を
付加する。

一方、命令実行指示により指示された演算ユニ
ツト３〜５は、演算例外を発生することなく演算
を終了すると演算終了時にその旨を示す信号をア
ンド回路９を介してカウンタ２３〜２５にカウン
トアツプ信号として送出する。しかし、反対に演
算例外が発生するとそのような信号を送出せず、
各演算ユニツト３〜５に対応して設けられた例外
発生レジスタ３３〜３５にアンド回路１２を介し
てセツト信号を送出する。例外発生レジスタ３３
〜３５の出力はオア回路８を介して図示しない割
込制御部へ例外発生を通知する信号となり、且つ
オア回路８の反転出力によりアンド回路９，１２
が閉じられる。従つて、他の演算ユニツトに対応
するカウンタ２３〜２５のカウントアツプは禁止
され、且つ他の例外発生レジスタのセツトも禁止
される。

各例外発生レジスタ３３〜３５の出力は選択決
定回路１０にも入力され、この選択決定回路１０
で演算例外が発生した演算ユニツトに対応するカ
ウンタ２３〜２５の出力をセレクタ１１が選択す
るようにセレクタ１１が制御される。なお、レジ
スタ３３〜３５のうち２個以上が同時にセツトさ
れた場合、選択決定回路１０は予め定められた順
序例えば演算ユニツトの実行時間の長い方を優先
して選択する。

セレクタ１１の出力は読出しアドレスとして命
令アドレススタツク７に入力される。上記セレク
タ１１もセレクタ６と同様にカウンタ２３〜２５
の値の上位にある定数（この定数はカウンタ１３
〜１５と同じである）を加算し、命令アドレスス
タツク７のエントリアドレスがカウンタ２３〜２
５間で同じにならないようにしている。

第２図ａは、命令アドレス１００の加算命令１
が実行指示された後、命令アドレス１０１の乗算
命令１が実行指示され、乗算命令１の実行終了前
に加算命令１の実行が終了し命令アドレス１０２
の加算命令２の実行指示とその実行終了が行なわ
れるような命令シーケンスにおいて、加算命令２
で例えばフローテイングオーバーフローの演算例
外が発生したときの第１図各部の状態の一例を示
したタイムチヤートである。また第２図ｂは命令
アドレススタツク７の内容の一例を示す図であ
る。

カウンタ１３〜１５、カウンタ２３〜２５の内
容は当初零であり、加算命令１の実行指示が為さ
れると、セレクタ６はカウンタ１３の値「０」に
定数「10」を加算したアドレス「10」を命令アド
レススタツク７に送出し、スタツク７は命令アド
レスレジスタ１の内容「100」をアドレス「10」
に格納する。その後、カウンタ１３はカウントア
ツプされ、その内容は「１」となる。

次に、乗算命令１の実行指示が為されると、セ
レクタ６はカウンタ１４の値「０」に定数「20」
を加算したアドレス「20」を命令アドレススタツ
ク７に送出し、スタツク７は命令アドレスレジス
タ１の内容「101」をアドレス「20」に格納する。
その後、カウンタ１４はカウントアツプされ、
「１」となる。

加算命令１の実行が終了すると、演算例外が発
生していないことからカウンタ２３はカウントア
ツプされて「１」となる。また、例外発生レジス
タ３３はセツトされない。

次に加算命令２の実行が指示されると、セレク
タ６はカウンタ１３の値「１」に定数「10」を加
算したアドレス「11」を命令アドレススタツク７
に送出し、スタツク７はアドレス「11」にそのと
きの命令アドレスレジスタ１の内容「102」を格
納する。その後、カウンタ１３は「２」に変更さ
れる。

加算命令２の実行が終了すると、この場合演算
例外が発生しているので、演算例外レジスタ３３
がセツトされ、図示しない割込制御部へ演算例外
が発生したことが通知される。このとき、カウン
タ２３はカウントアツプされないのでその内容は
「１」のままとなる。また、選定決定回路１０で
は、カウンタ２３の内容「１」に定数「10」を加
算したアドレス「11」が読出しアドレスとして命
令アドレススタツク７に送出され、命令アドレス
スタツク７からは演算例外を起した命令（加算命
令２）のアドレス「102」が読出される。

なお、レジスタ３３がセツトされるとオア回路
８の出力によりアンド回路９，１２が閉じられる
ため、他の演算で例外が発生しても演算例外レジ
スタはセツトされず、カウンタもカウントアツプ
されない。

〔発明の効果〕

以上説明したように、本発明は、命令実行指示
時に演算ユニツトに対応して順次命令アドレスを
命令アドレススタツクに格納しておき、演算ユニ
ツトからの例外発生なし信号に応答して演算ユニ
ツト対応の第２のカウンタをカウントアツプし、
例外発生有りを示す信号に応答してそれ以降の第
２のカウンタのカウントアツプを禁止し、例外を
発生した演算ユニツトに対応する第２のカウンタ
の内容で命令アドレススタツクをアクセスするよ
うにしたので、後続命令が先行命令の終了前に実
行開始されても演算例外を起こした命令のアドレ
スを正しく割出すことができる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロツク図、第２図
は第１図の動作説明図および、第３図は従来の問
題点の説明図である。 図において、１は命令アドレスレジスタ、２は
命令レジスタ、３〜５は演算ユニツト、６，１１
はセレクタ、７は命令アドレススタツク、８はオ
ア回路、９はアンド回路、１０は選択決定回路、
１３，１４，１５は第１のカウンタ、２３，２
４，２５は第２のカウンタ、３３，３４，３５は
例外発生レジスタである。

Claims (1)

1. 【特許請求の範囲】 １ 異なる演算機能を持つ複数の演算ユニツトを
   有する情報処理装置において、 前記各々の演算ユニツトに対応して設けられ、
   対応する演算ユニツトへの命令実行指示時に歩進
   される複数個の第１のカウンタと、 前記演算ユニツトの各々に対応して設けられ、
   対応する演算ユニツトで演算が演算例外なしに終
   了したときにその演算ユニツトからの信号で歩進
   される複数個の第２のカウンタと、 命令実行指示が為された前記演算ユニツトに対
   応する前記第１のカウンタの示す値に基づいたア
   ドレスを発生する第１のセレクタと、 前記演算ユニツトの各々に対応して設けられ、
   対応する演算ユニツトで演算例外が発生したとき
   セツトされる複数個の例外発生レジスタと、 該例外発生レジスタがセツトされた前記演算ユ
   ニツトに対応する前記第２のカウンタの示す値に
   基づいたアドレスを発生する第２のセレクタと、 前記第１のセレクタから送られたアドレスにそ
   のときの命令アドレスレジスタの内容を格納し、
   前記第２のセレクタから送られたアドレスに格納
   された内容を演算例外を起こした命令のアドレス
   として出力する命令アドレススタツクとを具備し
   たことを特徴とする演算例外命令アドレス割出装
   置。