JPS62166391A - カ−ソル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はビデオ表示システムに関し、特にデュアル・ポ
ート・メモリを用いて実現されるオールポイント・アド
レサブル機能を備えたビデオ表示装置に関する。

Ｂ、従来技術 表示面における特定の位置を可視的に示すために１通常
、カーソルと呼ばれる可動標識が表示される。このカー
ソル表示機能はホスト・システムや表示論理回路によっ
て実現されている。安価で性能の低いシステムでは、カ
ーソルを生成して管理するためにソフトウェアが用いら
れている。一方、高性能を意図したシステムにおいては
、ソフトウェア・オーバーヘッドを低減するために高価
な論理回路が用いられている。

米国特許第４５５５７７２号には、カーソル制御技術の
一例が示されている。この技術は選択されたカーソル位
置におけるイメージ・メモリ中のイメージ・データとカ
ーソル・キャラクタ・データとの排他的オアを求める回
路を用いるものである。

米国特許第４４４５１９４号は適用業務プログラム及び
表示アクセス方式プログラムに関連したテキスト記憶バ
ッファ及び表示制御回路を有するテキスト・プロセッサ
を示している。プログラムの制御の下に、プロセッサは
テキスト中のカーソル・アドレスを空間的カーソル位置
に合わせて成るデータを生成し、それをリフレッシュ・
バッファに与える。そして、このデータに基いて、表示
面においてテキスト中の所望の位置にカーソルを表示す
るための表示信号が生成される。

米国特許第３９０３５１０号はカーソル行アドレス計数
器とメモリ・アドレス計数器とを組合わせる様にしてメ
モリをアドレスしてデータを表示する回路を示している
。

Ｃ１発明が解決しようとする問題点 前述の様に、ソフトウェア・オーバーヘッドの低減とい
う観点から、カーソル制御機能は論理回路を用いて実現
することが望ましいが、従来技術は比較的高価な論理回
路を必要としており、コスト高になっている。

本発明は安価な回路構成により所望のカーソル制御機能
を実現することを意図している。

Ｄ０問題点を解決するための手段 本発明による表示システム用カーソル制御装置はイメー
ジ・データを記憶する記憶手段を有する。

記憶手段はホスト・システムによるイメージ・データへ
のアクセスを可能ならしめる第１のポートと、イメージ
・データの表示のために表示手段がイメージ・データに
アクセスすることを可能ならしめる第２のポートとを有
する。更に、表示手段が第２のポートを介して記憶手段
のイメージにアクセスするときに、イメージ・データと
カーソル・データとを組合わせる様に働き、且つホスト
・システムが第１のポートを介して記憶手段のイメージ
・データにアクセスするときには、イメージ・データか
らカーソル・データを分離しておく様に働く手段が設け
られている。

Ｅ、実施例 第１図は本発明による表示システムを示している。この
表示システムとホスト・システムとの間の通信はシステ
ムＩ１０チャネル１１を介して行われる。

表示イメージを表わすデータは、ビット・マツプと呼ば
れるメモリ１に記憶されている。好ましい実施例におい
て、メモリ１は米国特許出願第７０１３２８号に開示さ
れている様なビット・アドレサブル多次元配列（ＲＡＭ
ＤＡ）メモリであり、それぞれ１０２４号のビットから
成る１０２４本のラインを記憶する様に構成されている
。メモリ１に関しては、任意のビット位置を始点として
。

垂直（下）方向及び水平（右）方向のいづれかにおける
１乃至１６個のビットをアクセスすることができる。ア
クセスの始点はＸアドレス・レジスタ２及びＹアドレス
・レジスタ３から線４及び５に生じる１０ビツトのＸ及
びＹ直交座標値により指定される。

マイクロプロセッサ６は汎用レジスタ、演算論理回路及
び制御回路を含む。マイクロプロセッサ６は高速読取専
用メモリに記憶されているマイクロ命令に従って動作す
る。マイクロプロセッサ６はメモリ１に関するデータの
読取り及び書込みを含む全ての動作を制御する。又、マ
イクロプロセッサ６は自己のレジスタ及び論理回路を介
して、メモリ１内のデータやホスト・システムからのデ
ータを論理的に修正する機能を有する。

メモリ１は２つの論理的区域、即ち表示区域７及び非表
示区域８に区分されている。この例では、表示区域７は
１０２４個のビットをそれぞれ含む７６８本のデータ・
ラインを収容しており、これらのビットは全て表示面１
０に画素として直接表示されるものである。非表示区域
８は表示区域７と一体になっている区域であり、１０２
４個のビットをそれぞれ含む２５６本のデータ・ライン
を収容している。但し、非表示区域８は、走査されて表
示面１０に直接表示されることはない。

メモリ１内のデータはマイクロプロセッサ６の制御の下
にデータ・レジスタ９を介して読み書きされ、且つ必要
に応じて修正される６表示面１０に表示すべきデータは
直列化回路１２を介して転送される。

第１図の表示システムは、マイクロプログラムの制御の
下に、複雑なカーソル・イメージを表示する様になって
いるが、それについて詳しく説明する前に、第２図に示
す回路構成による従来のカーソル制御技術について説明
する。

第２図に示された従来の表示システムもイメージ・デー
タを記憶するメモリ３４、データ・レジスタ２７、表示
面３２を有する。メモリ３４は表示区域２５及び非表示
区域２６から成り、アドレス・レジスタ２４の内容に従
ってアドレスされる。

アドレス・レジスタ２４及びデータ・レジスタ２７はシ
ステムＩ１０チャネル３５に接続されている。

カーソル制御のための構成は、Ｘカーソル位置レジスタ
２８．Ｙカーソル位置レジスタ２９、カーソル制御回路
３０、カーソル・パターン・レジスタ３１を含む。なお
、後で説明する様に、本発明はこれらのハードウェアを
用いることなくカーソル制御を行うことを意図している
。

カーソル制御回路３０は、線３３を介して転送される直
列ビデオ・データに対してレジスタ３１からのカーソル
・パターンを組合わせるための適正なタイミングを定め
るためにレジスタ２８及び２９の内容を利用する。組合
わせ操作は、直列ビデオ・データのスキューを避ける様
に正確に行なう必要がある。

レジスタ３１はカーソル・パターンを記憶するのに十分
な容量を有するレジスタ若しくはメモリである。重要な
ことは、任意の時点においてビデオ・データに挿入する
ためのパターンを遅延なしに取り出せることである。

レジスタ２８及び２９には、表示面３２上のカーソルの
位置を指定するデータがシステム・ソフトウェアによっ
てロードされる。レジスタ３１と同様に、レジスタ２８
及び２９内のデータも任意の時点においてカーソル制御
回路３０による利用が可能でなければならない。

次に第３図を参照しながら本発明のカーソル制御技術に
ついて説明する。カーソルの表示のためには、（ａ）カ
ーソルの特徴（寸法及び形状）、（ｂ）表示面上の所望
の位置、（ｃ）カーソル・パターンとビット・マツプ画
素との論理的組合わせの種類を指定する必要がある。

寸法及び形状の指定は、非表示区域８内のカーソル・パ
ターン部２２Ａ及び２２Ｂと呼ばれる特定の区域にビッ
ト・パターンを書込むことによって行われる。カーソル
・パターンの変更が必要でなく、又、メモリ１のための
電源が切られない限りこのカーソル・パターンの書込み
は一度行われるだけである。カーソル・パターンはシス
チムニ／○チャネル１１を介する書込み動作か又はメモ
リ１内の他の部分からの複写動作によってカーソル・パ
ターン部に書込まれる。カーソルの最大寸法は、マイク
ロプロセッサ６により割当てられたカーソル・パターン
部２２Ａ及び２２Ｂの寸法によって制限される。又、水
平方向において割当てることのできる寸法、即ち幅は表
示回路の速度によって制限される。カーソルの幅はカー
ソルの処理を完了するのに必要なメモリ１のメモリ・サ
イクル数に関係している。カーソルの幅が大きすぎると
、タイミング上の重大な問題が生じる。実施例では、各
カーソル・パターン部は４８個のビットをそれぞれ含む
６４本のラインを収容する様に設定されている。従って
、４８画素の幅と６４画素の高さを有するカーソルが表
示面１０に表示される。

カーソルの位置は、非表示区域８内の２つの未使用の１
６ビツト・ワードであるＸカーソル位置記憶部１３及び
Ｙカーソル位置記憶部１４内のデータによって指定され
る。表示面１ｏの座標系におけるカーソル矩形１５の位
置２３（第５図）を指定するには、メモリ１の非表示区
域８内の２つの記憶部１３及び１４にＸ及びＹ座標値を
書込めばよいのである。

単にカーソルを表示するためには上述の構成で十分であ
る。カーソルの移動は、単にＸカーソル位置記憶部１３
及びＸカーソル位置記憶部１４の内容を変更することに
より達成される。

カーソル制御動作を良好に実行するために、非表示区域
８内で更に２つの部分が特別の用途のために割当てられ
る。ライン計数部１６と称する１６ビツト・ワードは、
現走査線（ライン）位置ポインタを保持するために用い
られる。ライン計数部１６は、ＣＲＴの水平帰線時間毎
に１ずつカウントを増し、垂直帰線時間毎にリセットさ
れる。

カーソル保管部１７はカーソルの４８個のビットから成
る１ラインを記憶するために用いられる。

再び第１図を参照すると、この表示システムは、電子ビ
ームによる表示面の走査と同期してメモリ１内の相次ぐ
データ・ラインを読取り、それを直列化して送り出して
ビームの輝度を制御する様に動作する。この動作は通常
ビデオ・フォーマツティング動作と呼ばれ、ライン計数
部１６のカウントに従って実行される。ライン計数部１
６は相次ぐ走査線と同期してカウントを増し、このカウ
ントに応じてメモリ１からのデータ・ラインの読取りが
行われる。従って、ライン計数器１６のカウントはＹ座
標値を表わす。

カーソルはビデオ・フォーマツティング動作中に、マイ
クロプロセッサ６の制御の下に、前述のＸカーソル位置
記憶部１３、Ｘカーソル位置記憶部１４、カーソル・パ
ターン部２２Ａ及び２２Ｂを利用して生成される。即ち
、矩形のカーソル・パターンが、対応する矩形範囲内の
イメージ・データと論理的に組合わされることにより表
示面１０に表示されるのである。この様な操作において
はビームが所望のカーソル位置に到達するとき、メモリ
１の異なった部分にアクセスしてデータを組合わせるこ
とを迅速に行えることが必要である。

そのために、ビット・アドレサブル多次元配列メモリが
メモリ１として用いられている。

第４図はカーソル・イメージの生成を含むビデオ・フォ
ーマツティング動作の詳細を示す流れ図である。カーソ
ル制御動作はカーソル・パターンの各ラインをイメージ
・データの対応するラインと組合わせる前処理フェーズ
、組合わせた結果のデータを実際の表示のために用いる
表示フェーズとに分けて考えることができる。前処理フ
ェーズは、バックグラウンド・フラグがセットされてい
る状態において実行される様になっており、ステップ５
６．５８．６０．６２．６４．６６．６８を含む。表示
フェーズはバックグラウンド・フラグがセットされてい
ない状態において実行される様になっており、ステップ
４２．４４．４６．４８．５０．５２，５４を含む。

先ず、前処理フェーズについて説明すると、これは、カ
ーソルを表示すべき走査線の１つ前の走査線に割当てら
れた時間中に行われる。そのために、ライン計数部１６
のカウントとＸカーソル位置記憶部１４の内容との比較
を行う。その比較により、次の走査線に対応するデータ
・ライン１８（第３図）からカーソルを開始すべきこと
が分かると、カーソルを置くべきデータ・ラインの４８
個のビットから成る部分（データ・ライン部分と称する
）１９を読出し、それをカーソル・パターン部２２Ａ及
び２２Ｂ内のパターン部分２ＯＡ及び２ＯＢと論理的に
組合わせ、その結果のパターンをカーソル保管部１７に
記憶する（ステップ５６．５８．６０，６２．６４．６
６）、データ・ライン部分１９の先頭ビット２１はＸカ
ーソル位置記憶部１４の内容によって指定される。カー
ソル・パターン部２２Ａのパターンはアンド操作に用い
られ、カーソル・パターン部２２Ｂのパターンは排他的
オア操作に用いられる。なお、カーソル・パターン部２
２Ａのパターンのビットを全て１にすれば、アンド操作
を行わなかったのと同等になり、又、カーソル・パター
ン部２２Ｂのパターンのビットを全て０にすれば、排他
的オア操作を行わなかったのと同等になる。この実施例
では、カーソル・パターンとイメージ・データとの組合
わせを１ライン毎に実行する方式を用いているが、カー
ソル・パターンの複数のラインあるいは全ラインを１度
に処理する方式を用いることも可能である。ステップ・
６６の次のステップ６８では、バックグラウンド・フラ
ッグをリセットする。

表示フェーズにおける実質的な走査はステップ４８から
始まるが、その前に、ステップ４６では次の走査線がカ
ーソルの表示に関与するものか否かの判断を行い、違う
場合には、ステップ４４へ進んで次の走査線に対応する
データ・ラインを読出して直列化回路１２へ送る０次の
走査線がカーソルの表示に関与するものである場合には
、ステップ４８へ進み、水平帰線時間中に、データ・ラ
イン部分１９とカーソル保管部１７のパターンとを入れ
替える。そして、そのカーソル・パターンを含むデータ
・ライン１８全体を直列化回路１２ヘロードして、表示
面１ｏへの表示を可能ならしめる（ステップ５０）、こ
の動作は、１メモリ・サイクル中に行われる。

直列化回路１８へのデータ・ライン１８のローディング
後、バックグラウンド・フラグをセットしくステップ５
２）１次に、前述の入れ替え操作によりカーソル保管部
１７に記憶しておいたデータ・ライン部分１９をデータ
・ライン１８の元の位置に戻して、データ・ライン１８
を復元する。

カーソル保管部１７のカーソル・パターンとデータ・ラ
イン部分１９との入れ替え及びその後の復元動作中、ホ
スト・システムがメモリ１をアクセスすることは禁止さ
れるので、カーソルはホスト・システムには見えず、完
全に表示装置側の論理手段によってカーソルの制御が行
われる。

カーソル表示のための前述の動作は、走査線がカーソル
矩形からＩＡ′Ｎるまで繰り返し行われ、その後は、ス
テップ４２．４６，４４だけの繰り返しによるデータ・
ラインだけの表示が行われる。

前述のステップ５６乃至６８を含む前処理フェーズは、
実際にカーソル・パターンを表示する１つ前の走査線に
関する時間中にバックグラウンド・モードで行われ、１
水平走査時間の９０％を占める。そして残りの１０％の
水平帰線時間中に、データの入れ替えが行われる。

Ｆ０発明の効果 本発明は下記の如き特徴を有し、コスト及びシステム・
オーバーヘッドを低く抑えながら、カーソル制御を効率
よく達成する。

（ａ）データ・ライン部分は一時的にカーソル・パター
ンによって置換されるだけで、直ぐに復元されるので、
イメージ・データの完全性が常に維持される。従って、
イメージ・データの更新の際にビット・マツプからカー
ソル・パターンを除去することを必要とした従来技術に
比してシステム・オーバーヘッドが低減される。

（ｂ）カーソルの位置は単にＸ及びＹカーソル位置記憶
部分の内容を書き換えることにより変更可能である。

（ｃ）カーソル表示の前処理はバックグラウンド・モー
ドで実行される。

（ｄ）カーソル・パターンは１時に１ラインずつ非常に
短い時間だけ表示区域７に存在する。従って、ホスト・
システムにとっては、カーソルがビット・マツプの外部
で生成される様に見える。

【図面の簡単な説明】 第１図は本発明による表示システムのブロック図、第２
図は従来の表示システムのブロック図。 第３図は本発明に従ってカーソル表示の制御に用いられ
る種々の部分を非表示区域に含むメモリの概略図、第４
図はカーソル表示のための動作シーケンスを示す流れ図
、第５図はカーソル矩形を含む表示面を示す図である。 １・・・・メモリ、２・・・・Ｘアドレス・レジスタ、
３・・・・Ｙアドレス・レジスタ、６・・・・マイクロ
プロセッサ、７・・・・表示区域、８・・・・非表示区
域、９・・・・データ・レジスタ、１０・・・・表示面
、１２・・・・直列化回路、１３・・・・Ｘカーソル位
置記憶部。 １４・・・・Ｙカーソル位置記憶部、１６・・・・ライ
ン計数部、１７・・・・カーソル保管部、２２Ａ及び２
２Ｂ・・・・カーソル・パターン部。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　岡　　１）　次　　生（外１名） 長方、区域 メ七りの表示臣域°及び非表示Σ域 ＦＩＧ、　　　　３ ＦＩＧ、　　４

Claims (2)

【特許請求の範囲】
1. （１）ホスト・システムに接続されており且つイメージ
   を表示する表示手段を有する表示システムのためのカー
   ソル制御装置であつて、 イメージ・データを記憶し、該イメージ・データに対す
   る上記ホスト・システムによるアクセスを可能ならしめ
   る第１のポートと、該イメージ・データに対する上記表
   示手段によるアクセスを可能ならしめる第２のポートと
   を有する記憶手段と、上記第２のポートを介するアクセ
   ス中に上記イメージ・データにカーソル・データを組合
   わせ、且つ上記第１のポートを介するアクセス中には上
   記イメージ・データから上記カーソル・データを分離し
   ておく手段と を有するカーソル制御装置。
2. （２）上記記憶手段が上記イメージ・データを記憶する
   区域とは別に上記カーソル・データを記憶する区域を有
   する特許請求の範囲第（１）項記載のカーソル制御装置
   。