JPS62249455A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62249455A JPS62249455A JP9512686A JP9512686A JPS62249455A JP S62249455 A JPS62249455 A JP S62249455A JP 9512686 A JP9512686 A JP 9512686A JP 9512686 A JP9512686 A JP 9512686A JP S62249455 A JPS62249455 A JP S62249455A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- contact hole
- layer
- contact
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemically Coating (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に係り、特に基板と
配線層との接続のためのコンタクトホールに形成される
金属層の形成方法に関するものである。
配線層との接続のためのコンタクトホールに形成される
金属層の形成方法に関するものである。
第２図（ａ）〜（ｅ）は従来の半導体装置における基板
と配線層とを接続するコンタクトの形成方法を示す断面
図である。第２図において、１はシリコン基板、２はこ
のシリコン基板１に不純物を注入して形成されたｎ＋型
層、３は前記ｎ＋型層２上に形成された絶縁膜であるＰ
Ｓ Ｇ （Ｐｈｏｓｐｈ。
と配線層とを接続するコンタクトの形成方法を示す断面
図である。第２図において、１はシリコン基板、２はこ
のシリコン基板１に不純物を注入して形成されたｎ＋型
層、３は前記ｎ＋型層２上に形成された絶縁膜であるＰ
Ｓ Ｇ （Ｐｈｏｓｐｈ。
５ｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、４は前記ＰＳＧ膜
３の所定位置にコンタクトホール５が形成されるように
開孔されたレジストパターンである。また７は前記ｎ＋
層２とコンタクトを形成する配線層である。
３の所定位置にコンタクトホール５が形成されるように
開孔されたレジストパターンである。また７は前記ｎ＋
層２とコンタクトを形成する配線層である。
次にコンタクトの形成方法について説明する。
シリコン基板１上に選択的にＡｓを注入してｎ＋層２を
形成した後、絶縁膜となるＰＳＧ膜３をデポジットシ熱
処理を施す。さらにレジスＩ・を塗布し、露光・現像し
て第２図（ａ）に示すようなレジストパターン４を形成
する。次に、第２図（ｂ）に示すようにレジストパター
ン４をマスクにＰＳＧ膜３をウェットエツチングによる
等方性エツチングした後、さらにドライエ・ソチングし
て図のような形状のコンタクトホール５を形成する。
形成した後、絶縁膜となるＰＳＧ膜３をデポジットシ熱
処理を施す。さらにレジスＩ・を塗布し、露光・現像し
て第２図（ａ）に示すようなレジストパターン４を形成
する。次に、第２図（ｂ）に示すようにレジストパター
ン４をマスクにＰＳＧ膜３をウェットエツチングによる
等方性エツチングした後、さらにドライエ・ソチングし
て図のような形状のコンタクトホール５を形成する。
そしてレジストパタ−ン４を除者した後、第２図（Ｃ）
のように配線層７としてＡ Ｉ Ｓ ｉ合金を全面に蒸
着しコンタクトホール５を埋め込む。さらに図示はしな
いがフォトリソグラフィーおよびエツチングにより電極
、配線を形成し、目的の配線接続された半導体装置が得
られる。
のように配線層７としてＡ Ｉ Ｓ ｉ合金を全面に蒸
着しコンタクトホール５を埋め込む。さらに図示はしな
いがフォトリソグラフィーおよびエツチングにより電極
、配線を形成し、目的の配線接続された半導体装置が得
られる。
従来の半導体装置のコンタクトホールは、Ａｊ’Ｓｉ合
金のスパッタ蒸着によって形成されているのでコンタク
トホール５の微細化につれてコンタク１−ホール５を配
線層７で完全に埋め込むことがでさないため、コンタク
ト部分の断線ならびに接続不良が発生し、半導体装置の
信頼性を悪化させる等の問題点があった。
金のスパッタ蒸着によって形成されているのでコンタク
トホール５の微細化につれてコンタク１−ホール５を配
線層７で完全に埋め込むことがでさないため、コンタク
ト部分の断線ならびに接続不良が発生し、半導体装置の
信頼性を悪化させる等の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、コンタクト部分の断線ならびに接続不良を
解消できる半導体装置の製造方法を得ることを目的とす
る。
れたもので、コンタクト部分の断線ならびに接続不良を
解消できる半導体装置の製造方法を得ることを目的とす
る。
〔問題点を解決するための手段〕
この発明に係る半導体装置の製造方法は、コンタクトホ
ールを形成した後、無電解メッキ法によりコンタクトホ
ールに金属層を形成してコンタクトホールを埋め込んだ
後、その上に配線層を形成するものである。
ールを形成した後、無電解メッキ法によりコンタクトホ
ールに金属層を形成してコンタクトホールを埋め込んだ
後、その上に配線層を形成するものである。
この発明においては、無電解メッキ法によりコンタクト
ホールをすき間なく金属層で埋め込むことからその上に
形成されろ配Ｒ層とｎ＋型層との接続性が高められる。
ホールをすき間なく金属層で埋め込むことからその上に
形成されろ配Ｒ層とｎ＋型層との接続性が高められる。
第１図（ａ）〜（ｅ）はこの発明の半導体装置の製造方
法の一実施例を示す工程断面図で、半導体装置の基板と
配線層を接続するコンタクトの形成方法を示す図である
。
法の一実施例を示す工程断面図で、半導体装置の基板と
配線層を接続するコンタクトの形成方法を示す図である
。
第１図において、第２図と同一符号は同じものを示し、
６は無電解メッキ法により形成された金属層である。
６は無電解メッキ法により形成された金属層である。
まず、第１図（ａ）に示すようにシリコン基板１上に、
ソースあるいはドレインとなるｎ＋型層２゜絶縁膜とな
るＰＳＧ膜を順次形成し、さらにその上にフォトリソグ
ラフィーによりコンタクトホールが開孔されるパターン
を形成したレジストパターン４を形成する。次に、第１
図（ｂ）に示すようにレジストパターン４をマスクにＰ
Ｓ Ｇ膜３をウェットならびにドライエツチング加工
してコンタクトホール５を形成する。次にとのｎ＋型Ｈ
２を塩化スズおよび塩化パラジウム混合液で活性化前処
理を行い、引き続いて水洗後、硫酸ニッケル、クエン酸
ソーダを主成分とする無電解メッキ液を用いて８０°±
１０℃でメッキを施す。このメッキ時のメッキ液のｐＨ
は次亜りん酸すトリウムおよび塩化アンモニウムで８〜
９．５に制御し、メッキを２０〜６０分間行い、第１図
（Ｃ）に示すように導伝体である金属層６として０．２
〜０．７μｍのニッケル（Ｎ１）を形成する。その後、
第１図（ｄ）に示すように水洗、乾燥してレジストパタ
ーン４上のＮ１膜とともにレジストパターン４を除去す
る。次いで、第１図（ｅ）に示すようにその上にＡ Ｉ
Ｓ ｉ合金をスパック蒸着し、フォトリソグラフィー
、エツチングをして配線層７としてアルミ配線パターン
を形成する。
ソースあるいはドレインとなるｎ＋型層２゜絶縁膜とな
るＰＳＧ膜を順次形成し、さらにその上にフォトリソグ
ラフィーによりコンタクトホールが開孔されるパターン
を形成したレジストパターン４を形成する。次に、第１
図（ｂ）に示すようにレジストパターン４をマスクにＰ
Ｓ Ｇ膜３をウェットならびにドライエツチング加工
してコンタクトホール５を形成する。次にとのｎ＋型Ｈ
２を塩化スズおよび塩化パラジウム混合液で活性化前処
理を行い、引き続いて水洗後、硫酸ニッケル、クエン酸
ソーダを主成分とする無電解メッキ液を用いて８０°±
１０℃でメッキを施す。このメッキ時のメッキ液のｐＨ
は次亜りん酸すトリウムおよび塩化アンモニウムで８〜
９．５に制御し、メッキを２０〜６０分間行い、第１図
（Ｃ）に示すように導伝体である金属層６として０．２
〜０．７μｍのニッケル（Ｎ１）を形成する。その後、
第１図（ｄ）に示すように水洗、乾燥してレジストパタ
ーン４上のＮ１膜とともにレジストパターン４を除去す
る。次いで、第１図（ｅ）に示すようにその上にＡ Ｉ
Ｓ ｉ合金をスパック蒸着し、フォトリソグラフィー
、エツチングをして配線層７としてアルミ配線パターン
を形成する。
なお、上記実施例では無電解メッキ法による金属Ｐｊ６
としてＮ１膜を用いたが、電気抵抗の小さいＡｕ等の金
属層を用いてもよい。
としてＮ１膜を用いたが、電気抵抗の小さいＡｕ等の金
属層を用いてもよい。
この発明は以上説明したとおり、半導体装置の製造工程
におけるコンタクトホールに無電解メッキ法により金属
層を形成し、その上に配線層を形成するようにしたので
、微細化されるコンクク！−ホールであっても、金属層
をコンタクトホールに完全に埋め込むことができ、した
がって、コンタクト部分での断線が減少し、半導体装置
の歩留りならびに信頼性が向上する利点が得られる。
におけるコンタクトホールに無電解メッキ法により金属
層を形成し、その上に配線層を形成するようにしたので
、微細化されるコンクク！−ホールであっても、金属層
をコンタクトホールに完全に埋め込むことができ、した
がって、コンタクト部分での断線が減少し、半導体装置
の歩留りならびに信頼性が向上する利点が得られる。
第１図（ａ）〜（ｅ）はこの発明の半導体装置の製造方
法の一実施例を示す工程断面図、第２図（ａ）〜（ｅ）
は従来の半導体装置の製造方法を示す工程断面図である
。 図において、１はンリコン基板、２はｎ＋型層、３はＰ
ＳＧ［，４はレジスＩ・パターン、５はコンタクトホー
ル、６は無電解メッキ法による金属層、７は配線層であ
る。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図
法の一実施例を示す工程断面図、第２図（ａ）〜（ｅ）
は従来の半導体装置の製造方法を示す工程断面図である
。 図において、１はンリコン基板、２はｎ＋型層、３はＰ
ＳＧ［，４はレジスＩ・パターン、５はコンタクトホー
ル、６は無電解メッキ法による金属層、７は配線層であ
る。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図
Claims (1)
- 基板上に絶縁膜を形成し、この絶縁膜の所定位置にコン
タクトホールを開孔した後、無電解メッキ法を用いて金
属層によって前記コンタクトホールを埋め込んだ後、こ
の上に配線層を形成し、前記金属層を介して前記配線層
と基板とを接続することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9512686A JPS62249455A (ja) | 1986-04-22 | 1986-04-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9512686A JPS62249455A (ja) | 1986-04-22 | 1986-04-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62249455A true JPS62249455A (ja) | 1987-10-30 |
Family
ID=14129131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9512686A Pending JPS62249455A (ja) | 1986-04-22 | 1986-04-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62249455A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255246A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | 半導体装置の製造方法 |
| JPH025418A (ja) * | 1988-06-23 | 1990-01-10 | Toshiba Corp | 金属膜の表面処理方法 |
-
1986
- 1986-04-22 JP JP9512686A patent/JPS62249455A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255246A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | 半導体装置の製造方法 |
| JPH025418A (ja) * | 1988-06-23 | 1990-01-10 | Toshiba Corp | 金属膜の表面処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4182781A (en) | Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating | |
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US3597834A (en) | Method in forming electrically continuous circuit through insulating layer | |
| EP0411165B1 (en) | Method of forming of an integrated circuit chip packaging structure | |
| US3501681A (en) | Face bonding of semiconductor devices | |
| US3760238A (en) | Fabrication of beam leads | |
| KR20010033664A (ko) | 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정 | |
| US4026759A (en) | Method of making ingrown lead frame with strain relief | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| EP0547815B1 (en) | Pseudo-electroless, followed by electroless, metallization of nickel on metallic wires, as for semiconductor chip-to-chip interconnections | |
| JPS6329940A (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JPH04170036A (ja) | 異方性導電膜の製造方法 | |
| JPH04307736A (ja) | 微細多層構造半導体素子の配線方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| JPS6041461B2 (ja) | 半導体装置における電極配線の形成法 | |
| JPS63104350A (ja) | 半導体装置及びその製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH0443418B2 (ja) | ||
| JPH0350734A (ja) | 集積回路の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPH0350733A (ja) | 半導体装置の製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit |